星载统一测控载波跟踪环相位噪声分析

为了保证测速和测距精度,有效手段之一是在星载统一测控应答机上采用嵌套环路结构的载波跟踪环完成相干载波提取。由于利用了相干本振补偿多普勒频移,必须考虑输入相位噪声对本振相位噪声的影响。为了准确预测环路输出相位噪声性能,对环路中各部件贡献的相位噪声进行了分析。针对不同噪声源,运用信号流图的分析方法建立了对应的环路相位噪声模型,通过仿真计算得到了不同输入信号功率条件下的环路输出相位噪声功率谱,与实际电路的测试结果对比,证明了该环路相位噪声模型的准确性。应用该模型能提高环路设计的准确性和效率。     

星上光电振荡器的微波信号产生与转发研究

为了降低星上通信系统的质量和体积、增强系统的温度稳定性和抗电磁干扰能力,采用了一个新方法,将光电振荡器用作星上微波本振源,产生微波信号,利用光纤转发,将微波信号的产生、分配、传输与变频处理融为一个系统,并进行了理论分析和实验验证。结果表明,基于光电振荡器产生了11.5GHz的微波本振信号,通过光纤进行多路转发,其中第1路信号频率与本振源相同,相位噪声为-100.5dBc/Hz@10kHz,第2路信号频率为本振信号的2倍,相位噪声为-86.6dBc/Hz@10kHz。与传统电学方法相比,该方法有显著成效,可提高转发效率,减小系统体积和重量,增强系统抗干扰性和温度稳定性,提高系统的带宽和微波信号质量、降低卫星通信成本。     

OTU锁相环中噪声的影响分析

光转发单元(OTU)中锁相环带宽与抖动不可避免会受到其噪声的影响。分别求出OTU锁相环中主要噪声源对环路的响应,使用叠加原理,计算出整个环路输出抖动的噪声功率谱,分析相位噪声功率谱与抖动间的关系,得到只有环路带宽选择要适当且锁相环各个组件的参数也要合适,抖动传递函数才在一定抖动频率下不会超标等重要结论。并能运用这些结论来定性解释实际测试OTU中抖动传递函数曲线。     

基于Phase-Refining技术的微波宽带频率合成器

为改善宽带频率合成器的相位噪声,提出一种基于Phase-Refining技术的微波宽带频率合成器结构与一种对其相位噪声的准确分析方法。首先,根据线性传递函数与叠加原理得到该频率合成器的相位噪声解析模型,通过对振荡器实测相位噪声谱型进行曲线拟合并带入模型中来准确预测其相位噪声性能。分析表明,在级联偏置锁相环中,整个输出频率范围内都可通过将反馈分频比最小化来改善其环路带宽内的相位噪声。实验结果表明,该频率合成器的输出频率范围为2.1~5.6 GHz,频率步进为1 Hz,当输出为2.1 GHz与5.6 GHz时,在频偏10 kHz处的相位噪声分别为-114.7 dBc/Hz与-108.2 dBc/Hz,其相位噪声测试结果与分析计算结果相吻合。     

锁相环频率合成器最优环路带宽的选取

锁相环频率合成器环路带宽值的选取直接影响其输出相位噪声。基于此,本文首先介绍了锁相环的基本组成部分,然后分析了晶振、集成锁相芯片和压控振荡器相位噪声对频率合成器环路输出端的噪声影响,从而导出了最优环路带宽计算公式。并且通过基于PE3236芯片的频率合成器的输出相位噪声测量对最优环路带宽公式正确性进行了验证。结果表明:当根据最优环路带宽公式取值时,锁相环频率合成器的输出相位噪声满足实际应用需求。     

低相位噪声微波振荡器设计

针对Ka和Ku波段上、下变频装置对微波振荡器低相位噪声和小型化的要求,该文采用单环锁相式频率合成技术完成了微波振荡器的设计,并对锁相环的相位噪声进行了理论计算。分析了鉴相频率、鉴相器灵敏度和环路带宽对锁相环输出相位噪声的影响,根据分析结果对微波振荡器电路参数合理选择,同时兼顾了低相位噪声与小型化的设计要求。测试结果表明,振荡器的相位噪声指标与理论计算一致,各项指标均达到要求,可满足实际工程应用。     

微波取样锁相频率合成器的设计

阐述了微波接收机中的相位噪声概念及本振源频率不稳定度的实际测量参数,并简要介绍了频率合成技术和锁相环路工作原理.针对卫星电视接收机中微波高稳定本振源的要求,重点研究了取样锁相频率合成器电路的优化设计及性能.     

锁相环环路滤波器噪声特性分析与仿真

为估计环路滤波器对锁相频率合成器输出相位噪声的贡献,建立了一种常用的有源差分环路滤波器噪声模型,并推导出滤波器中各噪声源贡献的噪声的理论公式。针对一实际滤波器贡献的相位噪声进行理论计算,考虑了滤波器中运放的非理想特性后,对滤波器中各个噪声源贡献的相位噪声进行了仿真。通过理论结果和仿真结果对比,得出理论公式对实际环路滤波器噪声进行了很好的估计。最后给出环路滤波器设计时在噪声性能方面的考虑。     

800 MHz射频频率合成器的设计及相位噪声性能分析

介绍了3．5GHz宽带无线固定接入系统射频接收机中800MHz频率合成器的设计,讨论了环路滤波器以及压控振荡器等环路部件对频率合成器输出信号相位噪声性能的影响,提出了低相位噪声频率合成器的设计方法。最后结合实际系统分析了本振信号相位噪声对基带接收机16QAM解调误码性能的影响,并给出计算机仿真的结果。     

微波超低相噪光电振荡器的实验研究

微波光子学将对未来雷达技术发展产生重要影响。微波光电振荡器是一种新颖的、有发展前途的高质量微波信号源,将是振荡器领域的革命性突破。分析了微波光电振荡器工作原理,结果表明,环路中各部件的低噪声、环路高增益和环路等效长时延是实现光电振荡器低相位噪声的有效技术路径。给出了一种双回路X波段低相位噪声光电振荡器的实验研究结果,与高性能电子频率合成器和国际先进光电振荡器进行了对比。对比结果表明,光电振荡器噪声基底较传统高性能电子频综器有极大的性能优势,而近载频相位噪声较传统高性能电子频综器的性能有待进一步提高,主要原因是光电器件的温度特性漂移较大。最后对未来的技术发展路径进行了讨论与展望。     

基于高次谐波体声波谐振器的微波振荡器设计

基于高次谐波体声波谐振器(HBAR)的高品质因数(Q)值和多模谐振特性,设计了Colpitts和Pierce两种形式的微波振荡器。采用HBAR与LC元件组成谐振回路的方法,与放大电路构成反馈环路直接基频输出微波频段信号。Colpitts振荡器输出信号频率为980 MHz,信号输出功率为-4.92dBm,信号相位噪声达-119.64dBc/Hz@10kHz;Pierce振荡电路输出信号频率达到2.962GHz,信号输出功率为-9.77dBm,信号相位噪声达-112.30dBc/Hz@10kHz。     

Phase Noise in Millimeter Wave Phase-Locked Loop with Mixer

In order to estimate the phase noise of millimetre wave (MMW) phase-locked oscillator (PLO), the phase noise relation of signals in MMW phase-locked loop (PLL) with frequency conversion is analyzed. The signals include output of MMW PLO, intermediate frequency (IF) output of harmonic mixer and output of microwave oscillator serving as local oscillator (LO). A method to estimate the phase noise of MMW PLO is presented, which is based on the phase noise of LO and IF. At the same time, a W-band PLO is achieved, and the phase noise values of the three signals are measured. It is shown that the experimental result is well coincident with the analysis of phase noise relation.     

An MMIC local oscillator for 16-QAM digital microwave radio systems

The first MMIC local oscillator for 16-QAM digital microwave systems is presented. The key advance is achieving the very low phase noise required by such systems. Low phase noise is realized with a low phase noise VCO (voltage-controlled oscillator) that is installed into a new PLL (phase-locked loop). Although the developed local oscillator is 90% smaller than the existing Dielectric Resonator-based local oscillators, it achieves comparable receiver performance     

连续波相干应答机的测速定位误差

在高精度的连续波跟踪测量系统中,应答机是其测速定位信号传输通道的重要部分。本文分析了系统本振及应答机中采用的非相干本振的相位噪声所引起的测量误差,推导了测速定位误差的数学表达式。分析表明,非相干本振会使测量产生较大的误差。     

CMOS毫米波低相噪级联双锁相环频率综合器设计北大核心

采用65 nm CMOS工艺，设计了一种低相噪级联双锁相环毫米波频率综合器。该频率综合器采用两级锁相环级联的结构，减轻了单级毫米波频率综合器带内和带外相位噪声受带宽的影响。时间数字转换器采用游标卡尺型结构，改善了PVT变化下时间数字转换器的量化线性度。数字环路滤波器采用自动环路增益控制技术来自适应调节环路带宽，以提高频率综合器的性能。振荡器采用噪声循环技术，减小了注入到谐振腔的噪声，进而改善了振荡器的相位噪声。后仿真结果表明，在1.2 V电源电压下，该频率综合器可输出的频率范围为22～26 GHz,在输出频率为24 GHz时，相位噪声为-104.8 dBc/Hz@1 MHz,功耗为46.8 mW。     

具有自校准压控振荡器和精确自动频率校准算法的低噪声频率合成器

A low noise phase locked loop （PLL） frequency synthesizer implemented in 65 nm CMOS technology is introduced. A VCO noise reduction method suited for short channel design is proposed to minimize PLL output phase noise. A self-calibrated voltage controlled oscillator is proposed in cooperation with the automatic frequency calibration circuit, whose accurate binary search algorithm helps reduce the VCO tuning curve coverage, which reduces the VCO noise contribution at PLL output phase noise. A low noise, charge pump is also introduced to extend the tuning voltage range of the proposed VCO, which further reduces its phase noise contribution. The frequency synthesizer generates 9.75-11.5 GHz high frequency wide band local oscillator （LO） carriers. Tested 11.5 GHz LO bears a phase noise of-104 dBc/Hz at 1 MHz frequency offset. The total power dissipation of the proposed frequency synthesizer is 48 mW. The area of the proposed frequency synthesizer is 0.3 mm^2, including bias circuits and buffers.     

An Ultra-Low Noise Microwave Synthesizer

A silicon bipolar transistor together with a barium titanate dielectric resonator were used to design a low noise microwave synthesizer. The oscillator was phase locked to a low-frequency (LF) reference with microwave frequency selection provided by a high-speed digital programmable divider within the phase-locked loop. The resulting FM noise Delta f/sub rms/ was 0.0003 Hz in a 1-Hz band greater than 1000 Hz from the 1-GHz carrier.     

Low Phase-Noise Planar Oscillators Employing Elliptic-Response Bandpass Filters

In this paper, a low phase-noise planar oscillator employing an elliptic bandpass filter as a frequency stabilization element within its feedback loop is presented. The oscillator phase noise is significantly reduced by taking advantage of the group-delay peaks formed at the passband edges of the elliptic filter. A filter optimization technique for low phase-noise oscillator designs is introduced and applied to a four-pole bandpass elliptic filter. An $X$-band oscillator using the optimized filter in the feedback loop is designed and tested. At the oscillation frequency of 8.05 GHz, the measured phase noise is $-$143.5 dBc/Hz at 1-MHz offset frequency. The oscillator exhibits an output power of 3.5 dBm with an dc–RF efficiency of 10%. To the authors' best knowledge, this is the lowest phase noise performance for an $X$-band planar microwave oscillator.