基于高速外设模块的多核DSP与FPGA通信系统设计

详细介绍了TI公司TMS320C6678多核DSP高速外设模块EMIF16(外部存储器接口)的功能及特性,利用EMIF模块扩展存储空间大、通信速度快、硬件接口电路简单、性能稳定等特点,设计并实现了一种基于EMIF模块的DSP与FPGA异步通信接口,重点描述了接口通信系统架构设计和具体软件实现。测试验证表明基于该接口可进行DSP与FPGA之间多种格式数据传输,接口运行稳定可靠,扩展了TMS320C6678多核DSP处理芯片与外部器件通信系统接口的设计方式。     

基于DSP/FPGA的光纤捷联航姿系统设计

为适应现在航空设备向小型化、低功耗方向发展,设计了一种基于DSP+FPGA的高速、多通道的捷联航姿系统;主要描述了系统的硬件电路设计,采用FPGA完成各传感器的数据采集及控制;采用了高性能的浮点型DSP为内核,用于航姿解算数据高速处理;将FPGA映射到DSP EMIF的一段地址上进行数据交互;FPGA设计采用VHDL语言描述,DSP程序采用了C语言程序和汇编程序编制,设计可重构性强,升级容易,移植性好;跑车试验证明系统高速可行,俯仰角和横滚角误差在0.05°以内,航向角误差为小于0.5°,精度达到了设计的要求。     

基于FPGA的微小型导航计算机数据采集系统设计

提出了以高性能DSP为核心，由FPGA构成主要外部输入输出接口的导航计算机方案，并重点对由FPGA构成的ADC采样控制器进行了设计。处理器DSP只需通过EMIF接口访问FPGA中的FIFO即可进行数据接收。FPGA设计采用VHDL语言描述，并利用Quartus24．0对设计方案进行了仿真，仿真结果表明该设计是有效的。同时，本文也简述了DSP和FPGA接口的软硬件设计。     

基于DSP和FPGA的实时图像采集处理系统的设计

针对目前对图像采集处理系统的高速性和便携性的要求,设计了一套基于DSP、FPGA和ARM9的实时图像采集处理系统.该系统主要利用FPGA的SoPC系统定制NiosⅡ软核处理器及相关外设IP核来完成图像数据的采集和存储.DSP通过EMIF接口和EDMA接口完成数据的搬移和图像处理的算法.ARM作为主机,通过HPI接口与DSP进行数据通信.结果表明,该平台工作性能稳定,处理能力强,能完成算法的数据处理并对数据实时显示,适用于自动循迹、模式识别等高速数据采集的应用场合.     

基于DSP和FPGA的1553B总线接口电路设计

文章对1553B总线接口系统进行深入的研究,采用DSP+FPGA技术设计了总线接口系统;DSP和FPGA之间采用EMIF接口进行通信,DSP实现数据控制,FPGA实现1553B通信协议;通过DSP的RS232接口连接PC机对系统进行测试,通过测试系统能实现1553B总线的3种工作模式;该系统的控制结构简单,可靠性高,扩展性好,具有一定的通用性。     

一种姿态测量系统的FPGA和DSP设计与实现

为了实现对某弹载系统的姿态测量,提出一种基于FPGA+DSP的姿态测量系统的设计.系统采用FPGA作为逻辑控制核心,完成对MEMS传感器输出的陀螺加表数据的采集,并通过EMIF接口完成与DSP的数据通信.DSP完成对姿态信息的解算,并由FPGA通过RS422接口将更新后的姿态信息上传至上位机.系统选用地理坐标系作为导航...     

基于DSP+ARM架构的协议转换器设计

介绍基于DSP+ARM架构协议转换器的系统组成及其工作原理,给出了DSP通过EMIF接口与FPGA无缝连接的接口实现,DSP通过HPI接口与ARM高速接口的实现,以及基于ARM的高速以太网接口。简要介绍了基于嵌入式操作系统μClinux的网络编程,给出了实验结果。     

基于DSP EMIF口及FPGA设计并实坝多DSP嵌八式系统

在实时图像处理、雷达信号处理、软件无线电、电子对抗、3G数值仿真计算中,单DSP无法满足实时性和高速运算量要求,往往需要多DSP进行协同处理.本文针对DSP的EMIF接口和FPGA的特点,设计8个DSP通信的嵌入式系统.试验结果表明,所设计的多DSP通信的嵌入式系统.工作性能稳定,数据处理能力强,适用于高端的雷达信号处理、电子对抗、超声图像处理等场合.     

基于FPGA和EMIFA的SPI控制器系统设计

为了在现有C6000系列DSP芯片上扩展多路SPI外围设备,提出了一种基于FPGA和EMIF接口的多路SPI控制器系统方案。该方案采用C6000系列DSP上的EMIF接口与FPGA进行数据交互,扩展出多路SPI控制器。在FPGA上实现了接口模块、寄存器读写模块以及多路通用SPI模块。在ModelSim环境下对所设计的SPI控制器进行了仿真实验,仿真结果表明SPI控制器可以进行全双工通信。随之,在DSP-FPGA集成计算机上进行了实物测试,扩展的SPI控制器外接具有SPI接口的CAN控制器芯片MCP2515,通过扩展的SPI控制器控制MCP2515的数据收发,测试结果显示DSP可以通过MCP2515与其它CAN设备进行通信,扩展的SPI控制器工作正常。     

基于多DSP的红外目标跟踪系统设计与实现

提出了一种新的基于多片TMS320C6414DSP的EMIF与HPI接口互联并与McBSP接口互联构成松耦合级联的多DSP并行流水处理平台。通过与大规模的可编程逻辑器件FPGA的配合使用,设计实现了一套具有高实时性、良好的扩展性和多扩展接口等特点的多DSP实时红外目标跟踪系统。     

基于FPGA和多DSP的多总线并行处理器设计

设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

基于MIMU/GPS的组合导航计算机设计

为满足MIMU/GPS组合导航系统微型化、高精度的要求,以TI公司TMS320VC33型浮点DSP器件为CPU,Altera公司的Cyclone系列EPlC6Q24017型号FPGA为外设扩展器件,设计了一种实时性好、精度高、体积小,外设配置灵活的组合导航计算机系统;采用浮点放大器和FPGA实现了MIMU的高速、高精度数据采集;采用单片机控制接收,判断和校验GPS-OEM板异步串口输出的报文;各处理器之间通过双端口RAM共享数据,从而实现了分布式控制.     

多通道超声探伤数据采集处理技术

设计了一种以DSP嵌入式处理器为核心、基于FPGA技术的四通道数字式超声探伤数据采集与处理系统。采用高速A／D转换芯片．在对超声回波信号采集的同时实现了采样数据的在线压缩，在FPGA的控制下实现了高速数据的缓冲存储，设计的系统体积小、功耗低、功能强、集成度高，尤其适合于高速、高精度的超声无损检测。     

基于USB总线的DSP和FPGA系统在线编程技术

给出了一种由DSP和FPGA组成的图像处理系统结构,针对其DSP和FPGA配置方式的特点,提出了一种基于USB总线的在线编程技术,它根据该系统中FLASH的配置特性,利用USB总线传输速度快的优点,使得外部主机的应用程序和DSP的固件程序通过USB2.0接口对FLASH编程,实现了DSP与FPGA的在线编程(ISP).经过对由TMS320DM642 DSP和Cyclone EPlC6构成的实际系统的调试,证明这种方法具有操作方便、可靠性高、通用性强的优点.     

一种基于DSP＋MCU＋FPGA的APF控制系统设计

针对单片DSP实现有源电力滤波器的控制系统会延长控制周期,影响系统性能,本文设计了一种旗于DSP＋MCU＋FPGA的有源电力滤波器数字控制系统。MCU和FPGA分担了DSP的部分工作,使DSP最大限度的用于系统控制算法实现,提高了运算速度,满足有源电力滤波器控制系统的设计要求。仿真验征了基于DSP＋MCU＋FPGA的有源电力滤波器数字控制系统设计的可和性。     

基于DSP和FPGA的被动声探测实时采集系统设计

为了给被动声探测技术研究提供实验验证平台,设计了一种可以进行实时数据采集和处理的系统方案.整个系统以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为基本架构,由FPGA控制模数转换器(ADC)采集数据,通过USB 2.0电路将数据传送给个人计算机(PC),用于初期的离线验证;FPGA将采集到的数据通过外部存储器接口(EMIF)传递给DSP,用于实时处理.实验证明:系统实现了被动声探测中的实时数据采集、离线数据存储.数据采集与数据处理分别由不同处理器执行,提高了系统的响应速度与处理性能,能够满足探测系统的实时性要求.     

基于DSP和FPGA的数字化接收机系统设计

该文研究如何采用DSP＋FPGA结构和软件无线电的算法来建立一个数字化接收机系统。结合这两种芯片各自的优点,设计出具有运算速度快,稳定性好且实时性高的数字接收机系统。实践表明,该体系结构的效率明显高于传统的模拟接收机。     

一种基于TMS320 C6713的捷联惯导系统设计

为适应目前捷联惯性导航系统（ SINS）实时性好、速度快、精度高、小型化、低功耗发展需求,设计一种DSP＋FPGA的捷联惯导系统平台,采用FPGA完成传感器数据采集与控制;采用高性能TMS320C6713 DSP为核心处理器完成航姿解算;介绍了FPGA与DSP数据交互关系;DSP程序采用C语言和汇编语言编写,FPGA设计采用VHDL语言描述;实验证明：设计可行,姿态角误差在0.05°范围内,精度符合设计要求。