富士通的门阵列及其特点

富士通公司开始外销门阵列电路至今业已五年了。最初是TTL200门的小规模产品，其手增加了CMOS门阵电路770，1275，2000，39000，8000门，TTL门阵列500,200门,目前已有速度改进型的4个双极系列产品,10个CMOS系列产品(其中3个系列产品正在开发之中),各系列均有很多品种。表1示出了CMOS门阵列的品种慨要;表2示出了TTL门阵列的品种概况。表1中列出的CMOS8000门(超高速版)是今年2月份发表的产品,到目     

“三菱电机”的门阵列及其特点

本公司研制门阵列的主要目的是为了促进电子设备的大规模集成化(LSI化)。开始,我们为了满足电子计算机等有关设备LSI化的要求,研制了最适合于电子计算机的中央处理机(CPU)部分的LSI双极(ECL)门阵列;以及适用于外围/终端设备LSI化的NMOS门阵列。接着,又研制了不仅能用于电子计算机等有关设备而且还能广泛应用于公司内各部门的电子设备、商用LSI化要求的通用互补金属—氧化物—半导体(CMOS)门阵列。下面介绍一下可向公司内部提供的上述六阵列产品的特点；并以CMOS门阵列为例，介绍一下半专用LSI的研制工艺过程、计算机辅助设计（CAD）系统等。     

日本新集成器件开发信息

富士通开发了5万4,000门的超高集成ECL门阵列富士通开发了超高集成双极技术,在8mm见方的硅片上制成了世界最大的5万4,000门大规模的ECL门阵列。这种门阵列是将以往ECL门阵列的集成度提高4倍左右而实现的。它的研制成功是因为采用了该公司提出的圆片正反面都有电极的新工艺①第一次在世界上采用背面电源供电的构造,即采用了除原来的从基片正面供给电源以     

三菱电机公司研制出CMOS门阵列

最近,三菱电机公司开始出售大约238门至8096门的CMOS门阵列9个品种。 此门阵列是该公司使用以前培植起来的硅栅CMOS技术研制出来的,所以,通过采用微细CMOS结构工艺,该电路是能够实现在高集成度,低功耗下高速工作的。此外,为谋求大规模集成电路的高     

电流开关结构提高 LSI 逻辑速度

大规模集成电路逻辑设计者在电路尺寸和性能方面从事的逻辑结构却不是用作大规模集成电路的。原先设计的 DTL、TTL 和 ECL 结构是作为门功能的,而不是作为高集成功能的。这些电路结构的功率/延迟乘积约为80微微焦耳;典型的8毫微秒传播延迟的 TTL 门功耗约10毫瓦;而 ECL 门是0.9毫微秒,约90毫瓦。     

短讯

Virtex结构是SC4000系列现场可编程门阵列FPGA结构和5层金属,0.25微米工艺技术结合的产物。新的Virtex系列FPGA的密度可达5万门至100万门,时钟频率高达100MHz以上。Virtex系列的电源电压是2.5V它的CMOS电路可以直接和外部的TTL逻辑器件连接。它支持多种总线,如GTL+、SSTL、LVTTL及     

NBSG16产品预告

2.5V/3.3V_SiGe差动接收器/驱动器带RSECL(低摆幅ECL)输出。 SG16是锗化硅差动接收器/驱动器。虽然它在功能上和EP16和LVEP16系列器件相当,但它有更宽的带宽和更低的电磁干扰。输入端内部有50欧端接电阻,且它们可以接受NECL(负ECL),PECL(正ECL),HSTL、GTL、TTL、CMOS、CML或LVDS。     

日本电气公司制作的超高速电路

据报导,日本电气公司最近研制成集成度为300门、1200门和2000门的ECL门阵列电路,并且已经开始市售,电路的型号为μPB6301、6310和6320。 这种门阵列电路是采用先进的双极工艺技术制成的,因此,μPB6301实现了0.5ns/门、     

集成超高速ECL电路现状

大家知道,数字电路有饱和型和非饱和型两种,在实现高速方面,饱和型以TTL为代表,非饱和型以发射极耦合逻辑(ECL)为代表。功耗方面以TTL较低,速度方面以ECL较高。因此ECL电路成为超高速电路的重要方式,几年来有了较大的发展,见表1所示。目前ECL电路的应用到计算机中的水平和生产水平是传递延迟为1毫微秒的电路。目前的研究水平是O.3～O.5毫微秒的ECL电路。目前国外应用超高速ECL电路的高性能计算机有IBM公司的360/85、370/195,CDC公司的7600、星—100,通用电气公司的655计算机等。     

基于ECL电路的高速计数电路设计

普通计数器的设计都是采用CMOS或TTL小规模或中规模器件来设计。普通的TTL（晶体管-晶体管电路）集成电路不能满足高速计数器的测量要求,例如74161系列的计数器,它们具有不同的最大时钟频率分fmax,即工作的最大频率。S系列的最大时钟频率最高为125MHz,而普通的CMOS器件的最高工作速度也在200M左右,若采用TTL或CMOS分离元件来搭计数器电路,考虑到分布参数的影响和各个元件之间的时序配合,其允许的最高工作频率还会下降,无法满足高精度信号的技术要求,为了达到高速计数器的测量精度,必须考虑所选元件的最大时钟频率,因此在输入频率高于200MHz时,采用ECL器件来设计。     

双层逻辑电路

本文讨论了在集成电路中将ECL信息变换到TTL信息的困难,提出了用一种新型触发器——浮动触发器实现ECL信息到TTL信息变换的方案.在此基础上,提出了一种新的逻辑电路——双层逻辑电路.其电平较高的土层传输ECL信息,电平较低的下层传输TTL信息,并通过在组合电路中,把TTL信息变换为ECL信息,及在寄存器中将ECL信息交换为TTL信息来完成时序电路主要的逻辑功能.用此电路设计了四位多功能运算器.研制结果表明,其功耗低,布线容易,元件用量少,适于中、大规模集成.     

硅栅CMOS门阵列设计

介绍CMOS门阵列的基本结构和设计方法.设计了门阵列的四管和六管两种阵列单元以及输入/输出的I/O单元结构.说明提高CMOS门阵列IC速度的设计和布线,介绍CMOS门陈列的布线方法,建立各种“与非门”、“或非门”和多种触发器、译码器、暂存器等多种基本电路的接触孔和Al连线的宏单元“Macro Cell”的数据库.最后设计并试制成功400门64引出线和300门48引出线,两种CMOS门阵列集成电路,获得设计试制一次成功.缩短了设计周期、降低掩模版的设计和制造成本,提高设计效率和可靠性.     

美国费尔查德销售ECL门阵列

美国费尔查德半导体公司已销售6300门的ECL阵列.每个门的耗散功率比以前的FG系列ECL门阵列低30%,FGE6300型有560个内部元件,I/O接头是220,在565MHz的系统频率下工作.这种器件被封装在专门的多层陶瓷301小型格子中.冷却时不用特殊的方法,能在600MHz钟频下工作.2平方英寸的阻抗外壳使用220信号管壳.这种器件采用3层金     

双层金属布线硅栅CMOS门阵列电路制造工艺技术研究

采用双层金属布线可以提高集成电路的集成密度、集成度和速度。本文报道了双层金属布线工艺技术成功地应用于制造标准3μm硅栅CMOS 500门、1200门、2000门多种门阵列专用大规模集成电路。本文对双层金属布线硅栅CMOS门阵列电路制造工艺技术的几个关键技术问题进行讨论。     

一种超高速ECL多模分频器

本文着重介绍一种超高速ECL多模分频器的电路原理、电路设计、版图设计、工艺设计及研制结果。通过计算机模拟及优化设计,研制的分频器电路具有分频模数大、分频模数多、工作频率高、输出驱动能力强、输入动态范围宽、输入与输出能与CMOS/TTL兼容和工作温度宽以及使用方便等特点。     

QMOS与其它数字电路的接口设计

数字集成电路广泛应用于微型计算机、通信设备及各仲仪器仪表中。以前,大多数设计者在工作频率较高时都首先选用低功耗TTL电路(LSTTL),甚至于采用ECL电路。只有在工作频率低时才采用功耗极低的CD4000系列CMOS电路。近几年来由于工艺水平的提高CMOS电路采用了3.5μm的硅栅工艺制造,产生了CD74HC/CD54HC和CD74HCT/CD54HCT系列的高速CMOS集成电路(即QMOS集成电路)。它的功耗相当于CD4000系列电路,而工作频率却和低功耗肖特基TTL电路(LSTTL)一样,QMOS除了速度快、功耗低这些特点以外,还有与其它数字电路良好的接口灵活性,即逻辑匹配和负载驱动能力,给电路设计和设备维修带来极大的方便。     

SLA系列设计的要点

前言 进入八十年代以来,门阵列突然引起了人们的注目,这完全是由市场需求的增加所造成的。在此之前的一段较长的时间内,设备大都是由微型机、存贮器等LSI和用于逻辑电路的SSI、MSI之类的TTL(CMOS)标准IC构成的。为了促使设备的小型化、降低设备价格、提高可靠性和性能,人们逐步认识到,逻辑电路部分也必须LSI化。门阵列是半专用的LSI,利用门阵列的设计思想不仅可以开发原有的LSI和便于保密,而且与全专     

世界最大规模的CMOS门阵列

日本三菱电机公司采用该公司专利一门阵列解法的基本栅结构,最佳的设计单元尺寸以及采用0.8μm3层布线工艺,开发了一种世界最大规模40万栅的CMOS门阵列“M60080系列”集成电路。而且,表示信息传输速度的门延迟时间也比该公司以前的产品125     

一种ECL可编程分频器的研制

本文在分析TTL可编程分频器逻辑功能的基础上,设计了模数在1～16之间任意可变的ECL可编程分频器,利用SPICE电路模拟程序对电路进行了直流和瞬态分析。同时,针对超高速ECL电路的特点,完成了电路版图及工艺设计,并进行了工艺试制。做出了工作频率可达50MHz以上的ECL可编程分频器,比原TTL可编程分频器的工作频率提高了5倍之多。     

BJ3125 IC测试系统

BJ3125 IC测试系统是参考德国M3000测试系统模式,采用模块化结构,并继承BJ3140(美国GR-1732M)中大规模数字IC测试系统的优点而开发出的小型测试系统。配101数字IC测试单元可测试TTL、ECL、CMOS、ROM、EPROM、RAM、EPLD等中小规模数字IC的功能,直流参数。(32pin) 本系统主要特点: