高精度GPS同步时钟的研究与实现

根据全球定位系统(GPS)时钟信号和晶振时钟信号精度互补的特点,提出了一种利用GPS时钟同步晶振信号实现高精度时钟的新方法。该方法利用GPS秒脉冲精确测量晶振时钟实际频率,对晶振信号误差进行在线修正,并用IRIG-B码校正绝对时标,在GPS正常工作时能够保证其精度稳定在0.1μs,且不受GPS信号短时失效的影响。采用现场可编程门阵列(FPGA)对其进行硬件实现并应用于电力系统的相角测量,在保证系统测量精度时,GPS信号失效情况下的稳定工作时间长达6h。     

高精度压控晶振频率控制特性分析及控制系统

文中介绍了高精度晶体振荡器以及根据高精度晶体振荡器EFC端的压控特性,以二次曲线作为其控制模型,提出了用这一种模型来处理由电压失调和晶体老化两种因素所引起的频率偏移的方法。并将这一方法应用在GPS可驯钟系统中,来实现对本地晶振的精密控制。     

基于ARMA模型的晶振时钟频率预测方法

提出了一种基于ARMA(自回归滑动平均)模型预测普通晶振在相邻的GPS脉冲时间间隔内的实际频率的方法。运用试验平台获取普通晶振时钟实际频率的相关数据。深入分析试验数据,使用Eviews建立时间序列预测模型。对原始时序模型进行归零化处理和一次差分处理,建立两种不同的时间序列预测模型,并进行了预测研究,得出最佳预测模型。实验结果表明,能够实现普通晶振时钟和GPS时钟之间微秒级的同步精度。     

永磁同步电动机控制系统的FPGA设计实现

介绍一种利用FPGA实现的高性能永磁同步电动机矢量控制系统。在分析了永磁同步电动机的数学模型和空间矢量控制方案的基础上,采用分模块化设计思想设计了基于FPGA的永磁同步电动机控制系统。使用VHDL硬件描述语言构建了永磁同步电动机矢量控制系统的空间矢量脉宽调制(SVPWM)、编码器解码模块、PI调节器模块、角度计算模块等硬件逻辑电路。最后在Altera cyclone 4CE115 FPGA中,结合电机功率驱动板和永磁同步电动机对系统整体进行了实验验证。     

基于FPGA的多路电机同步控制器设计

在机械运动的控制中,位置控制是常用的一种控制方式,目前大多数的位置控制均采用多步进电机或者伺服电机同步运动来实现.该文利用FPGA芯片实现了多电机的速度和方向信号生成,并设计专用协议实现了多电机轴的联动控制.在生成脉冲的过程中,用两种算法完成了其功能,并通过专用的软件验证其功能的正确性.从消耗的硬件资源和硬件的延时特性两个角度的定量对比,确定了两种算法的优劣.最终通过实际的验证和示波器的测试,证明了算法的实用性和优越性.     

晶振信号同步GPS信号产生高精度时钟的方法及实现

GPS接收机输出的秒脉冲信号存在较大的随机误差，但不存在累计误差。晶振时钟信号的随机误差较小，但存在较大的累计误差。文中根据GPS时钟信号与晶振时钟信号精度互补的特点，建立了晶振信号同步GPS信号的一元二次回归数学模型，估计出GPS时钟随机误差的统计方差和晶振的累计误差；对晶振时钟进行实时修正，产生高精度时钟，并预测了修正后的时钟精度。高精度时钟发生装置已成功地应用于电力系统暂态变化过程的异地同步记录。     

手机的晶振和VCO

13MHz主时钟信号，是逻辑系统的基准信号，是开机条件不可缺少的一部分，也是频率锁相环的参考信号。它出问题会引起手机不开机、不入网等故障。     

基于GPS实现电力系统高精度同步时钟

根据全球定位系统(global positioning system,GPS)秒时钟的随机误差和高精度晶振的累计误差互补的特点,利用数字锁相原理,通过测量GPS秒时钟与晶振秒时钟间的相位差来控制晶振秒时钟的分频系数,实时消除晶振秒时钟的累计误差,从而产生高精度秒时钟,并利用复杂可编程逻辑器件(complex programmable logic device,CPLD)设计了高精度同步时钟系统。GPS信号接收正常时,CPLD根据数字锁相原理产生高精度同步时钟;GPS信号接收不正常时,CPU调取存储的分频系数控制CPLD产生高精度时钟。仿真分析和实验结果表明该时钟系统具有很高的时间准确度和稳定性。     

基于FPGA的具有频率跟踪的自适应控制器研究

本文针对空间环境下摆幅扫描机构的频率跟踪和摆幅控制问题,提出了一种具有频率跟踪的自适应控制算法.基于模块化设计方法,用FPGA对该算法进行了硬件设计和实现.实验测试结果表明,所设计的数字式自适应控制器具有频率跟踪和摆幅控制精度高的特点.     

基于GPS与温补晶振双同步控制的瞬变电磁测量控制器

提出一种GPS和温补晶振协同工作的高性能同步控制器,实现了瞬变电磁系统(TEM系统)中发射机与接收机的高精度同步。设计融合了GPS与温补晶振的优点,利用温补晶振短期稳定性好的特点,弥补GPS易受干扰的缺陷,解决了GPS短时间失效问题。系统控制和时序产生由CPLD和单片机实现。CPLD完成数字时序电路的产生和控制,能同时产生频率范围为0.0625～32Hz的10路同步信号,单片机接收GPS数据、计算同步起始时间、响应外部控制信号和显示工作状态。通过算法确定起始时间,代替通信方式传递时间参数的做法,更适合于一台发射机、多台接收机并行工作的阵列式TEM系统。该系统已成功地应用到电磁探测领域,并适用于其他高精度的同步采样工业应用场合。     

基于虚拟同步发电机的微网频率与电压综合控制策略

为解决微网运行时频率与电压易受负荷波动影响而偏离额定值的问题,提出了一种基于虚拟同步发电机的频率与电压综合控制策略。在对比分析2种选取转子运动方程阻尼环节参考值方案的基础上,取额定角频率为参考值,通过引入虚拟调速器与转子运动方程相结合设计自动发电控制系统来实现频率的无差控制。针对电压信号反馈需要通信系统支持的缺陷,引入修正后的电压幅值估计器来实现对公共耦合点(PCC)电压的精确估计,在自动电压控制器作用下使得微网无需配置通信系统即可实现PCC电压的二次调节,提升了系统的经济性。进一步地,通过建立系统的小信号模型分析了关键参数的变化对系统稳定性的影响。     

基于DSP+FPGA的多轴数字交流伺服同步运行控制系统

在分析交流伺服系统特点的基础上,设计了基于DSP FPGA的多轴交流伺服电机同步运行控制系统,包括系统的硬件设计和软件设计,并实现了4个交流伺服电机同步运行的P ID控制算法。在空载条件下进行了不同转速的同步运行实验。实验结果表明该系统可以实现多轴同步运行高精度控制。     

基于FPGA的永磁同步电机控制系统设计与实现

针对控制力矩陀螺外框架伺服系统的性能要求,选用了永磁同步电机作为控制电机,设计了电流环、速度环、位置环的控制方案,并在Simulink仿真环境中进行了相应的仿真实验,取得了良好仿真结果,仿真结果表明了所设计系统的准确性和可行性。同时设计了以FPGA为核心的硬件控制系统,编写了相应的软件,取得了良好的测试结果,测试结果表明了所设计的基于FPGA的永磁同步电机控制系统能够实现控制力矩陀螺外框架速度和位置的高精度控制,满足控制力矩陀螺的使用要求。     

基于FPGA及数字倍频技术实现数据同步采集的研究

应用GPS授时技术提出一种电力系统交流电气信号同步采集的设计方案.设计采用自顶向下的设计方法,选用了可编程逻辑控制器件FPGA芯片作为硬件开发平台完成GPS系统对时、数字倍频、A/D转换同步采样控制和数据存储的集成.实现了电力系统内部不同变电站之间以及变电站内部不同单元之间数据同步采集及存储等功能.此外给出了使用综合开发平台Quartus II设计软件进行的仿真与分析.数据同步采集在电力系统集成保护中具有实际应用价值.     

基于FPGA及数字倍频技术实现数据同步采集的研究

应用GPS授时技术提出一种电力系统交流电气信号同步采集的设计方案。设计采用自顶向下的设计方法,选用了可编程逻辑控制器件FPGA芯片作为硬件开发平台完成GPS系统对时、数字倍频、A/D转换同步采样控制和数据存储的集成。实现了电力系统内部不同变电站之间以及变电站内部不同单元之间数据同步采集及存储等功能。此外给出了使用综合开发平台Quartus II设计软件进行的仿真与分析。数据同步采集在电力系统集成保护中具有实际应用价值。     

基于FPGA的多路交流信号同步采集系统的实现

分析了传统微机继电保护数据采集及存储结构,提出一种多路交流信号同步采集的设计方案.设计采用自顶向下的设计方法,使用一片FPGA完成A/D采样控制和数据存储的集成.解决了传统的数据采集系统运行效率不高,软件编程复杂的问题,实现了数据同步采集及存储和通道可选择控制等功能,此外给出了使用嵌入式逻辑分析仪的测试结果.     

基于虚拟同步电机技术的混合储能平抑微网频率波动策略研究

由锂电池和超级电容器组成的混合储能系统(HESS)具有响应快速、短时吞吐功率能力强的优点,可以很好地作为电网的分布式储能设备补偿电网频率波动。提出在储能单元体系优化匹配下,基于荷电状态(SOC)反馈的自学习平滑储能控制策略,自主归纳更新混合储能的控制规则,利用虚拟同步电机(VSG)技术来解决可再生能源功率波动引起的电网频率偏移问题。最后,在Matlab/Simulink中建立了光储微网模型。通过仿真验证了配置混合储能单元的VSG能有效模拟出同步电机的转动惯量与一次调频特性,提高了并网系统的稳定性。     

基于FPGA的多路交流信号同步采集系统的实现

分析了传统微机继电保护数据采集及存储结构,提出一种多路交流信号同步采集的设计方案。设计采用自顶向下的设计方法,使用一片FPGA完成A/D采样控制和数据存储的集成。解决了传统的数据采集系统运行效率不高,软件编程复杂的问题,实现了数据同步采集及存储和通道可选择控制等功能,此外给出了使用嵌入式逻辑分析仪的测试结果。     

基于FPGA的跳频控制电路设计

跳频同步是跳频通信的关键技术,对跳频的控制直接影响到跳频同步。通过对跳频控制电路的控制要求进行分析,建立跳频状态机模型,运用超高速集成电路硬件描述语言VHDL编程,完成了整个跳频控制电路的逻辑功能,在以Altera公司的cyclone系列EP1C6F256C8为核心的硬件平台及QuartusⅡ综合开发平台上,实现了跳频控制电路,运用Modelsim仿真工具对电路进行了功能仿真,仿真结果验证了所设计的控制电路可以实现对跳频的精确控制,具有一定的实用价值。