用FPGA设计计数器电路的关键路径分析法

提出了分析现场可编程门阵列（ＦＰＧＡ）电路性能的关键路径法．介绍了关键路径的概念和电路性能分析的基础——电路延时模型，叙述了用延时模型分析电路的关键路径，指出了关键路径转化的条件和方法，最后给出了关键路径布局布线的原则     

一种精简的高速率功率MOS驱动器

设计了一种具有新颖的死区产生方法的高压功率MOS驱动电路,利用电阻调节驱动MOS管栅极电容充放电的时延,来产生极短的死区时间,可精简电路结构,提高驱动速率,并且无需电流偏置,就能有效降低电流源噪声．基于0.4μm BCD工艺,经Cadence环境下进行仿真验证．结果表明,该驱动电路能够产生10ns以下的死区时间,且传输时延低于70ns．对采用该驱动电路的一款功率因数校正芯片进行测试,驱动输出开关信号的上升沿时间为90ns,下降沿时间为55ns．功率因数可达0.995,总谐波失真为6.5％．     

用FPGA设计地数器电路的关键路径分析法

提出了分析现场可编程门阵列（ＦＰＧＡ）电路性能的关键路径法。介绍了关键路径的概念和电路性能分析的基础－电路延时模型，叙述了用延时模型分析电路的关键路径，指出了关键路径转化的条件和方法，最后给出了关键路径布局布线的原则。     

一种多路时间序列控制仪的设计与实现

为满足兵器试验中多台设备在不同时刻启动工作的需求,研制了一种多路时间序列控制仪.控制仪由单片机控制电路、时序电路控制模块、输入输出隔离电路以及通讯电路组成,控制仪在接收到启动触发信号后,单片机与FPGA组成的时序电路控制模块根据预先设定延时值输出延时触发信号,经驱动后触发测试设备工作.延时值通过计算机或仪器面板上拨码盘输入.设计的时序控制仪可实现20路独立延时通道,每路可在0～10s（最小步进单位100ns）范围内可调,输出延时触发信号幅度最大为12V,输出脉冲宽度为5ms,延时误差优于2μs.     

集成电路中抑制电磁干扰的布线措施

介绍了集成电路中电磁干扰传播途径,从布线角度探讨集成电路中抑制电磁干扰的措施,包括地线、电源线、信号线以及时钟线路的布局,为集成电路的电磁兼容设计提供了理论依据。     

基4BOOTH编码的高速32×32乘法器的设计与实现

介绍并实现了一种高速32×32有符号/无符号二进制乘法器。该乘法器采用改进基4BOOTH算法编码方式,所产生的电路与传统相比减小了延时与面积,并采用符号补偿技术对每个部分积进行符号位补偿,进一步简化电路。该乘法器在关键路径上采用改进混合Wallace树压缩器阵列进行优化,其压缩器阵列对称有利于布局布线。该乘法器插入流水后能运行到250MHz,可用作专用数据通道的乘法单元。     

用于高压功率集成电路的高速电平位移电路设计

介绍了一种用于高压功率集成电路的高速电平位移电路，采用窄脉冲产生电路结构，提取低压控制信号的边沿信息，将其分解为2路窄脉冲信号分别驱动高压LDMOS,实现高低压侧电路区域之间信号的快速可靠传输，大幅降低了整个电平位移电路延时和运行功耗。该电路基于0.18μm 80 V BCD工艺进行仿真设计，由仿真结果可知，实现了由输入0～5V至80～85V的电平转换功能，能够满足用于GaN栅驱动芯片的高速要求。     

微弱光电信号的检测与采集

针对光电倍增管接收微弱光电信号的检测问题,研究了基于H7712光电倍增管的微弱光电信号的检测与采集方法,研究光电检测技术原理,分析影响微弱检测信号的因素;利用高响应、低噪声OPA686设计信号放大处理电路,采用12位高精度A／D转换器设计信号采集电路．实验结果表明：本设计的电路可以对微弱光信号进行放大处理,响应的输入信号频率可以达到100kHz,可以探测到大于3mV以上的光信号．     

音频嵌入SDI的FPGA实现

由于视频信号和音频信号的处理方式、传输通路方式不同,视音频信号出现了不同的延时,导致声音与图像不同步.为有效解决上述问题,设计了一种基于FPGA的多功能视音频信号转换系统,该系统在完成主电路、控制电路和外围接口电路设计的基础上,采用软件编程,将数字音频信号嵌入到SDI视频信号当中,实现了视音频信号同路传输,在实际应用中取得良好的效果.     

FPGA开关块拓扑的评估

分析了3种不同开关块的单一布线能力，并使用CAD工具模拟了开关块拓扑对整个现场可编程门阵列布线面积和关键路径延时的影响．模拟结果表明，Wilton开关块有最好的面积有效性，通用开关块次之，不相交开关块的面积有效性最差．然而，开关矩阵类型对电路延时特性的影响很小．还得出一个重要结论：单一开关块的布线能力并不能完全说明开关块拓扑的好坏．     

电磁超声相控阵大功率高频激励源设计开发

为实现电磁超声相控阵在埋地钢质管道内超声波能量聚焦,增强管壁缺陷检测精确度,基于射频理论及DE类功率放大器技术,提出了一种电磁超声相控阵多通道大功率高频激励源设计方法.通过现场可编程门阵列(field-programmable gate array,FPGA)数字延迟方式对采样时钟进行精确控制,以实现激励源多通道脉冲序列时序和相位的延迟.采用光纤隔离脉冲信号以及电源隔离转换参考电位,有效解决了激励源高频"浮栅"驱动问题.研究了DE类功率放大器开关管和放大电路的工作特性,并基于Pspice软件建立了DE类功率放大器仿真模型,实现了对放大电路元件参数的优化和性能指标的验证.实验结果表明:设计开发的激励源能够实现1 ns延时精度的脉冲序列,当工作频率为1.1 MHz以及工作电压为300 V时,电磁超声阵元输出的交变电流峰峰值为20 A,输出功率为1.5 kW,从而满足电磁超声相控阵检测技术的要求.     

基于改进LMD及LSTSVM的管道泄漏检测与定位

在管道泄漏检测中,管道首末两端采集压力信号的噪声会影响泄漏检测的准确性和泄漏定位的误差。为了最大程度地降低噪声的干扰,提出改进局域均值分解(LMD)方法,该方法在外界噪声特征未知的情况下,有效提取与泄漏信号相关的乘积函数(PF)。根据测试信号的PF和参考信号相关分析的峰值,获取包含主要泄漏信息的PF分量并进行信号重构,重构信号再经过小波分析进一步消噪。在此基础上,按照时域特征和波形特征提取信号特征值输入最小二乘双支持向量机(LSTSVM)中,用以区分不同工况。根据经过小波消噪后的重构信号,采用广义相关分析法获取泄漏信号到达首末两端负压波信号的时延估计,并结合泄漏信号传播速度实现泄漏点定位。通过环道现场实验,对管道各种工况信号进行处理分析。结果表明,该方法能有效识别不同工况及泄漏定位。     

高速电路中传输耦合的反射和串扰仿真

随着微电子技术和计算机技术的不断发展,信号的速率越来越高,信号完整性分析的应用已经成为解决高速系统设计的唯一有效途径。同时,随着高速化的嵌入式系统的广泛应用,使得对高速信号线进行布局布线前信号完整性仿真分析成为一种简单可行的分析方法。该文借助功能强大的Cadence公司SpecctraQuest仿真软件,对影响信号完整性的两大重要因素—反射和串扰进行了阐述和仿真。通过对仿真结果进行分析,提出了减小反射和串扰的有效办法。根据仿真结果做出的优化设计,能够缩短系统设计周期。     

宽带噪声水下对抗仿真技术研究

在阵元域及声纳方程上给出宽带阻塞干扰器对鱼雷自导接收机干扰作用的模型，研究了其水声模拟的方法和攻击方、防御方平台及宽带阻塞干扰实现的仿真模型，并给出仿真宽带干扰的发射机控制模型。利用基于以上模型实现的一个半实物仿真实验系统进行宽带阻塞干扰对抗实验，仿真实验结果表明：该方法对仿真宽带阻塞干扰器及鱼雷反对抗等均有良好的仿真效果。最后给出的效能函数可以用于定量地评定宽带阻塞干扰、鱼雷自导性能与半实物仿真实验系统性能。     

基于树的按需Ad Hoc组播路由协议性能比较和分析

对基于树的按需组播路由协议ADMR和MAODV进行了对比研究,分析了不同树形结构及树的维护机制对协议性能的影响．使用ns2仿真平台对两种组播路由协议在不同场景下的性能进行了仿真,对分析结果进行了验证,结果表明MAODV的共享树结构及维护机制引入大量的路由开销,是协议性能的瓶颈,而ADMR协议具有较高的数据包传送率和较小的延迟．     

基于Overlay-Underlay的功率控制路由算法

对现有混合式认知无线电网络频谱共享模型进行改进, 解决了现有路由算法在干扰与时延处理方面的缺陷, 提出了一种基于Overlay-Underlay频谱共享的路由算法. 该算法以着色图为路由分析模型, 以最短路径和链路状态作为路由指标, 以最小累积干扰为信道分配指标, 优先接入空闲授权信道, 否则利用功率冗余接入, 发展了一种具有功率控制的端到端路径选择和信道分配方法. 仿真研究结果表明了该算法的有效性, 与现有路由算法相比, 提高了网络吞吐量, 降低了丢包率和端到端时延.     

机载测控计算机的电磁兼容设计

以某机栽测控计算机为例,介绍了电磁兼容设计过程及主要的电磁干扰源和耦合途径;分析、预测了机载测控计算机工作的电磁环境及电磁兼容性;找出了干扰源,并针对不同干扰源提出了相应的电磁兼容设计方法;给出了某电路电磁兼容设计前后性能指标测试曲线。比较结果说明：机载测控计算机电磁兼容性设计合理,工作稳定可靠。该方法适用多种电子设备的电磁兼容设计。     

Spatially smoothed quaternion-Capon beamforming in the presence of coherent interferences

The performance the quaternion-Capon (Q-Capon) beamformer degraded when suppressing the interferences that are coherent with the signal of interest (SOI). To tackle the problem, the spatial smoothing technique is adopted in quaternion domain to decorrelate the interferences by using linearly and uniformly spaced two-component electromagnetic vector-sensors. By averaging several translational invariant subarray quaternion covariance matrices, the quaternion spatial smoothing is performed to prevent the SOI cancellation phenomena caused by the presence of coherent interferences. It is demonstrated that the quaternion spatial smoothing Q-Capon beamformer can suppress the coherent interferences remarkably while the computational cost is lower than the complex domain long vector spatial smoothing counterpart. Theoretical analyses and simulation results validate the efficacy of the spatially smoothed Q-Capon beamformer in terms of coherent interference suppression capability.     

基于缓存价值的信息中心网络转发和缓存策略

针对信息中心网络缓存放置策略和路由转发策略,提出了一种基于缓存价值的路由转发和缓存放置策略.在缓存价值决策中,考虑到节点繁忙度和路径时延因素,利用夏普利值设计了支持决策的报文格式和路由转发策略;在缓存放置策略中,使用Scope字段,控制缓存副本个数和放置的范围.仿真实验结果表明,该策略有较高的缓存命中率,能有效地减少平均请求跳数.     

Ad Hoc网络中信道自适应多径路由算法

针对自组织移动通信网络,研究了基于自适应调整和编码的多径路由算法。该算法根据信道条件和业务量优化分组在多条路径上的路由,实现整个网络平均分组时延最小的目标。考虑寻找路由以及存储路由表的代价和开销因素,多径路由限制为2条路径,使业务在最小代价路径和次小代价路径中分配。仿真结果表明,最多2条路径的信道自适应路由算法可以获得较小的网络时延。