基于FPGA的PL3接口协议的一种设计与实现

介绍了在FPGA器件上实现Pos-phy level3接口协议的工作原理、设计思想和模块结构，并详细探讨了接收方向上单通道PL3接口的控制单元的实现，该实现方法有利于正确扩展多通道的实现．     

FPGA中的I/O时序优化设计

在数字系统的同步接口设计中，可编程逻辑器件的输入输出往往需要和周围新片对接，些时I/O接口的时序问题显得尤为重要。介绍了几种FPGA中的I／O时序优化设计的方案，切实有效的解决了I／O接口中的时序同步问题。     

基于FPGA乘法器架构的RNS与有符号二进制量转换

RNS(余数数制系统)是一种整数运算系统,在粒度精确性,能源损耗和响应速度上有很大的优势.从RNS到二进制数的输入输出转换是基于余数算法的专用架构实现的关键.本文提出了一个基于N类模的RNS与有符号二进制量的通用转换算法在FPGAs的乘法器上的实现过程.该算法能更有效地进行有符号数与RNS的转换.基于该算法类型乘法器在同类型乘法器中显示出了速度优势.文章中该架构被映射到Altera的10K系列的FPGA上.     

基于ARM与FPGA的高速数据采集技术研究

现场可编程门阵列(FPGA)与ARM(高级RISC微处理器)的结合能降低系统体积并实现强大的功能,在数据采集系统中得到越来越广泛的使用,FPGA与ARM之间的高速数据传输是系统实施的最具挑战性的问题之一。在本文中,我们使用FPGA来从前端获取海量数据,将其发送到ARM,同时ARM通过TCP/IP协议传输数据到远程计算机。本文主要介绍了FPGA和ARM之间高速传输方法的接口设计。该理论研究表明,这种方法最大传输速度可以达到50MB/s。     

一种基于FPGA的可编程数字本振生成方法

近年来，随着相关技术的不断发展，基于现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）的直接数字频率合成技术（Direct Digital Synthesizer,DDS）已成为目前主流的信号合成技术，广泛应用于雷达、通信、国防等领域。然而，受限于FPGA的系统时钟，合成信号的频率范围有限。为了使合成信号获得更大的频率范围和更高的采样频率，提出一种可编程数字本振生成方法，并将该方法应用于频谱分析仪的数字本振频率合成上。实践证明，该方法能够准确产生需要的可变本振信号，且频率范围不受系统时钟频率限制。     

一种基于FPGA的同步采集传输系统设计

介绍一种多通道同步采集、长距离级联传输的低功耗、小型化采集传输系统。系统的采集传输部分主要以现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）为主控单元,结合外围控制电路将模拟信号采集打包后,经多点低电压差分信号（Multipoint low Voltage Differential Signaling,MLVDS）总线传输至桥接板转换为百兆以太网后上传至上位机进行数据分析与处理。采用此采集传输系统方案设计,能有效地完成多路通道的同步采集传输,实现接收阵小型化设计。     

SDRAM控制器的FPGA设计与实现

介绍了利用现场可编程门阵列(FPGA)实现同步动态随机存储器(SDRAM)控制器的方法,着重于FPGA具体实现过程中的一些常见问题.分析了设计中所用的SDRAM性能、特点,给出了其读写时序状态图,给出SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机.本设计采用甚高速集成电路硬件描述语言(VHDL)编程,直观而且占用资源较少,其基本设计原理对其他同类SDRAM也适用,对需要大容量存储器的应用是较经济的设计.     

一种基于FPGA+DSP高速系统的故障诊断研究

基于FPGA+DSP的硬件平台广泛应用于通信、雷达及图像等领域的高速数字信号处理系统,其工作的稳定性极为重要.针对一种基于FPGA+DSP的高速数字信号处理系统在实际应用中出现的偶发性故障,在分析系统的工作原理基础上,对SRIO引导过程与故障现象进行研究分析,分层逐次排查诊断,总结故障的原因,并提出3种解决方法,分析比对后,选择较佳方案改良高速数字信号系统.经过反复运行检测,最终解决了偶发性故障,为今后的故障诊断提供了参考思路.     

基于FPGA的频率测试系统

传统ATE比较昂贵,功率大耗电多,造成IC的测试成本偏高,针对ATE的不足之处,设计制作FPGA模块的频率测试系统,包括FPGA测试系统的组成模块,测试原理和测试方法,以及与Handler的通信设计。该测试系统占用空间小,耗电少,测试成本低,达到了节能降耗,降低测试成本的目的。     

一种多线程FPGA时序驱动布线算法

随着现场可编程门阵列(FPGA)器件尺寸不断增大,计算机辅助设计(CAD)工具运行时间成为突出的问题。布线是FPGA的CAD流程中最为耗时的一个阶段,一种能有效缩短布线时间的方法就是并行布线。本文提出一种减少FPGA时序驱动布线算法运行时间的多线程方法。该算法首先将信号按照线网的扇出数量进行排序,再将排序后的线网均匀分配到各个线程中,最后并发执行所有的线程。在布线质量没有受到显著影响的前提下,即线长增加2.58%,关键路径延时增加1.78%的情况下,相对于传统通用布局布线工具(VPR)时序驱动布线算法8线程下的加速比为2.46。     

基于FGA的IIR数字滤波器的设计与实现

给出了基于FPGA的IIR数字滤波器的设计和实现方法。首先,用双线性变换法设计出巴特沃兹数字带通滤波器的相关参数;其次,利用Maflab软件对所设计的滤波器进行了仿真分析;最后,利用QuartIlsII软件进行了模块设计和功能仿真。实验结果证明了该方法的有效性。     

基于FPGA高速数据传输的比特自校正技术

以超宽带雷达接收机实时高速信号处理为应用背景,提出了一种基于现场可编程门阵列(FPGA)的可以改善高速数据传输质量的比特自校正方案。该方案以赛灵思(Xilinx)公司Virtex-5系列FPGA为平台,通过调整每个通路内部数据的所有比特,保证每比特都在最佳时刻被采样时钟采集来克服高数据率下的静态冒险引发的逻辑错误和误码。该方案实现了320 Mbps高速数据正确传输,测试结果证明了该设计方案的可行性和稳定性。     

FPGA准实时寿命损耗评价系统的验证试验设计

为验证已建立的现场可编程门阵列(FPGA)器件准实时寿命评价系统的工程合理性,进行了加速寿命试验的设计.验证试验的设计,考虑不同型号之间的可靠性差异,针对特定型号的Xilinx XCV600 FPGA样本,能够定位样本内部具体失效部位.针对FPGA高可靠性的特点,施加温度、电压和频率3种加速应力;针对FPGA使用环境多变的特点,构建了整套载荷数据跟踪与处理流程.试验方案通过硬件和软件系统实现,硬件系统进行FPGA工作环境的加载及准实时工作情况数据的采集,软件系统基于电迁移失效机理对采集到的数据进行处理得到寿命信息,将试验与预测结果进行比对完成验证.实践表明了该试验设计的可实施性,确认了部分系统预测结果的准确性.     

基于FPGA的多通道高速数据采集系统

为满足某雷达实验平台的需求,设计并实现了一种基于通用串行总线USB的多通道高速数据采集系统。该系统以现场可编程门阵列（FPGA）为核心,利用多组高采样率AD实现多通道高速采集。为保证数据通路的畅通,每通道配备大容量DDR2进行高速数据缓存,并利用DDC降低数据写入速率。系统采用EZ_USBFX2LP系列USB芯片的Slave FIFO接口方式将数据回传至计算机中,由计算机应用程序进行控制、数据采集和波形显示。整个系统由硬件部分、FPGA内部逻辑、USB固件、设备驱动和应用程序构成。经过测试,系统在80MHz采样率下,可以实现中心频率60MHz、带宽10MHz信号的有效采集。测试结果验证了设计方案的正确性和可行性。     

A Full Coverage Test Method for Configurable Logic Blocks in FPGA

FPGA＇s conflgurability makes it difficult for FPGA＇s manufacturers to fully test it. In this paper, a full coverage test method for FPGA＇s Conflgurable logic blocks （CLBs） is proposed, through which all basic logics of FPGA＇s every CLB can be fully tested. Innovative test circuits are designed using FPGA＇s internal resources to build Iterative logic arrays （ILAs） for Look-up tables （LUTs）, distributed random access memories, configurable registers and other logics. The programmable interconnects needed to connect CLBs in these test circuits are also repeatable, making the configuration process much easier and the test speed much faster. The test method is transplantable and independent of FPGA＇s array size, so it can be applied to the test of different FPGAs. Xilinx＇s Virtex FPGA is taken as an example to explain our method, where only 19 test configurations are needed to achieve 100% coverage for all CLBs. To evaluate the test method reliably and guide the process of test vectors generation, a fault simulator- Turbofault is used to simulate FPGA＇s test coverage.     

信号模拟设备中的FPGA重配置设计

介绍了一种现场可编程门阵列（FPGA）重配置设计,详细讲解了其软硬件设计以及具体实现方法,为信号模拟设备的多功能集成提供了一种解决方案。     

机载SAR半实物快速回波模拟设计及实现

合成孔径雷达(SAR)回波模拟计算量大、用时长,快速的实现SAR回波模拟非常有利于SAR系统的研制。设计了一种基于FPGA的通用雷达快速回波模拟半实物平台;同时为了快速实现SAR回波模拟,改进了基于等效散射体回波模拟算法;考虑到算法的并行运算,优化了可编程逻辑器件(FPGA)硬件实现流程,实现了点目标和自然场景的SAR回波快速模拟并提供高精度的回波数据。实际应用结果表明,设计的通用SAR回波模拟平台能够依据不同的SAR仿真需求快速地模拟回波信号,满足对SAR系统评估测试要求。     

一种基于FPGA的DDR SDRAM控制器的设计

对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDR SDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读写效率较高、接口电路简单的特点。     

基于EDMA实现TMS320C64X与FPGA的数据传输

结合TMS320C64XDSP＋FPGA信号处理平台,简述了TMS320C64X DSP的硬件结构,重点介绍直接存储器访问（EDMA）的硬件结构和配置方法。数据经现场可编程门阵列（Field-Pro-grammable Gate Array,FPGA）及DSP外部存储器接口（EMIF）由EDMA传输到数字信号处理器（DSP）片内,传输过程不需要CPU干预,并且采用乒乓缓冲结构,CPU同时可以进行数据处理,提高了数据传输、处理的速度,保证了实时性。     

基于FPGA的超声相控阵接收系统的研究

超声相控阵检测技术具有提高检测灵敏度、分辨力和信噪比等优点。该文基于现场可编程门阵列(FPGA)技术,控制接收部分的信号以完成电压隔离,放大,滤波处理并转换为低电压差分信号(LVDS)等功能,实现了超声相控阵接收控制系统的小型化和数据传输的高速化。实验结果表明,处理的信号满足所需要求,系统稳定,对相控阵接收系统的优化具有重要意义。