CMOS集成电路静态功耗电流测试的重要性研究

目前,国内生产厂和用户针对CMOS集成电路静态电流的测试,仍基于现有的标准和产品规范。但是,采用这些测试方法来测试合格的器件,在使用过程中却发现了某些电路静态电流超差的现象。通过比较目前国内外的标准和规范所规定的方法,分析其存在的问题,并说明了静态电流测试的重要性。通过实验进行了验证说明,并提出了解决问题的建议。     

准互补输出电流负反馈功放

全对称互补功率放大器由于具有较高的上升速率、较宽的频响等,非常适合于摇滚乐、流行歌曲等。然而,当很多发烧初哥(包括笔者)按报刊上介绍的电路依样画葫芦,精心制作一块全对称互补(近乙类)功放板时,却发觉这种功放的低音单薄短促、中音刺耳、高音过分毛糙而大失所望。于是,人们想出各种方法减小晶体管机和电子管机     

基于电流镜的电流型PUF电路设计

通过对物理不可克隆函数(Physical Unclonable Functions,PUF)电路和电流镜的研究,提出一种基于电流镜的电流型PUF电路设计方案。该方案首先利用多路电流镜产生随机电流,然后使用电流型敏感放大器比较两路电流的大小,最后产生随机的输出响应。在SMIC 65nm工艺下,利用全定制方法设计PUF电路,在最小尺寸下PUF单元的版图面积为2.59μm×1.51μm。通过Spectre软件,在不同电压、温度等工作环境下进行Monte Carlo仿真验证,分析PUF电路的识别能力。实验结果表明所设计的PUF电路逻辑功能正确,且具有良好的随机性和稳定性,可广泛应用于密钥产生和设备认证等领域。     

一种双极型基本电流镜的改进电路

在低电压、低功耗电流模式信号处理电路设计中，电流镜是必不可少的器件。他不仅实现电流信号的复制或倍乘/倍减，极性互补的电流镜还可以实现差动--单端电流信号的交换，还可提供高输出阻抗以便产生稳定的电流。在本文双极型电流镜的改进电路中，通过利用复合管的放大作用，实现了跟随误差的减小。     

一种改进型有源电流镜的设计

在分析输入-输出箝位型电流镜性能的基础上，提出了一种改进型电流镜电路。通过Austria MIckro Systeme 0．61μm n 井CMOS工艺的MSIM3v3模型参数的specteS防真结果表明在5个数量级范围内．其分辨率都在10bit以上(误差小于I／2LSB)，可用于5MHz抽样速度的ADC电路中。     

一种低压CMOS衬底驱动共源共栅电流镜

基于PMOS衬底驱动技术设计了低压PMOS衬底驱动CMOS共源共栅电流镜电路(BDCCM),并讨论分析了其输入阻抗、输出阻抗和频率特性。BDCCM的最低输入压降要求只有0.4V,但是其输入输出线性度和频率带宽要比传统的共源共栅电流镜低,是低频低压CMOS模拟集成电路设计的新型高性能共源共栅电流镜。     

一种大电流高输出阻抗电流镜的设计

设计一种增强型的共源共栅电流镜。通过放大器的负反馈,这里设计的电流镜在不增大基本电流镜输入阻抗的基础上,具有比传统电流镜更高的输出阻抗和更高的电流匹配精度,同时该电流镜也有高于传统共源共栅电流镜的输出电压摆幅。采用CSMC 0.5μm CMOS工艺,在3.3 V电源电压,输入电流为10 mA时,该电流镜的输出阻抗达到200 MΩ以上,输出电压摆幅为0.2~5 V,电流匹配精度误差小于0.016%,电流一致性误差小于0.5%。     

三种改进结构型BiCMOS逻辑单元的研究

为满足低压、高速、低耗数字系统的应用需求 ,通过采用改进电路结构和优化器件参数的方法 ,设计了三种改进结构型BiCMOS逻辑单元电路。实验结果表明 ,所设计电路不但具有确定的逻辑功能 ,而且获得了高速、低压、低耗和接近于全摆幅的特性 ,它们的工作速度比高速CMOS和原有的互补对称BiCMOS(CBiCMOS)电路快约一倍 ,功耗在 6 0MHz频率下仅高出 1 4 9～ 1 71mW ,但延迟 功耗积却比原CBiCMOS电路平均降低了4 0 3%。     

基于复合管改进型电流镜的CCCII电路

提出了一种新型的电流控制第二代电流传输器电路。该电路由6个复合营改进型电流镜和1个跨导线性环组成．该电路的电流传输精度远高于基于基本电流镜和级联电流镜实现的电流控制第二代电流传输器（CCCII）的电流传输精度。对电路原理进行了分析，并进行了硬件实验，实验结果表明频率在0-1．3MHz范围内能很好地满足CCCII的电流和电压特性关系，从而证明提出的电路是正确的。     

改进型电流镜积分红外探测器读出电路设计

介绍了一种基于电流镜积分（CMI）的红外探测器的读出电路,运用宽摆幅自偏置电流镜结构对CMI电路进行了改进,该结构由宽摆幅自偏置P型折叠共源共栅电流镜与N型电流镜反馈结构组成,在提高电流镜工作稳定性的同时,基本读出单元功耗降低了3.3μW。详细分析了电路的结构、工作原理和设计过程,并采用Chartered 0.35μm工艺进行了功能仿真和版图设计。结果表明,该改进型电路结构可以实现从30pA到4.5nA的积分,精度达到9位。     

一种增益提升和摆率增强的电流镜放大器

针对低压低功耗条件下传统电流镜运算放大器电压增益和摆率严重降低的问题,提出了一种新型增益提升和摆率增强的CMOS电流镜放大器,并对其小信号增益和摆率进行了详细分析。理论分析表明,在不影响单位增益频率和相位裕度等小信号特性的同时,极大地提高了增益和摆率。仿真结果表明,与传统的CMOS电流镜放大器相比,该新型CMOS电流镜放大器的增益提高了15 dB,正、负摆率分别提高到传统放大器的146倍和187倍。     

采用三相电源的互补传输管绝热逻辑电路

提出了一种由三相电源驱动的新绝热逻辑电路--complementary pass-transistor adiabatic logic(CPAL).电路由CPL电路完成相应的逻辑运算,由互补传输门对输出负载进行绝热驱动,电路的整体功耗较小.指出选取合适的输出驱动管的器件尺寸可进一步减小CPAL电路的总能耗.设计了仅由一个电感和简单控制电路组成的三相功率时钟产生电路.为了验证提出的CPAL电路和时钟产生电路,设计了8bit全加器进行模拟试验.采用MOSIS的0.25μm CMOS工艺,在50～200MHz频率范围内,CPAL全加器的功耗仅为PFAL电路和2N-2N2P电路的50%和35%.     

采用三相电源的互补传输管绝热逻辑电路

提出了一种由三相电源驱动的新绝热逻辑电路——complementary pass- transistor adiabatic logic (CPAL ) .电路由CPL电路完成相应的逻辑运算,由互补传输门对输出负载进行绝热驱动,电路的整体功耗较小.指出选取合适的输出驱动管的器件尺寸可进一步减小CPAL电路的总能耗.设计了仅由一个电感和简单控制电路组成的三相功率时钟产生电路.为了验证提出的CPAL电路和时钟产生电路,设计了8bit全加器进行模拟试验.采用MO-SIS的0 .2 5μm CMOS工艺,在5 0～2 0 0 MHz频率范围内,CPAL全加器的功耗仅为PFAL电路和2 N - 2 N2 P电路的5 0 %和35 % .     

一种实用化的互补双极工艺技术

在３μｍ工艺条件下开发了一套实用的互补双极工艺（ＣＢ）。利用此工艺制造出特征频率分别为３．２ＧＨｚ和１．６ＧＨｚ的高性能ＮＰＮ与ＰＮＰ管,并成功地集成在压摆率高达２２００Ｖ／μｓ的高速运算放大器芯片中。     

一种基于电流舵逻辑的环形振荡器

文章分析了电流舵逻辑门的动/静态特性.为了比较电流舵环形振荡器和普通数字反相器环形振荡器,采用1.2 μm标准CMOS工艺,设计并制作了两种环形振荡器.仿真和试验结果表明,电流舵环形振荡器具有低噪声和频率不随电压变化的特点,但其功耗比较大,适合于噪声要求高而功耗要求不高的电路.     

可编程模糊逻辑控制器芯片的设技

本文提出了一种由模拟电路实现的通用可编程模糊逻辑控制器（ＰＦＬＣ）,针对两输入变量、一输出变量的控制对象,允许有８１条控制规则,该控制器是由电流型ＣＭＯＳ多值器件构成,采用２μｍ标准ＣＭＯＳ工艺制造ＰＦＬＣ有方便的输入／输出接口和修改规则,其模糊推进过程是并行的,每时钟周期完成一次,最高时钟频率可达１ＭＨｚ。     

一种高速低功耗MOS电流模逻辑加法器的设计

对具有不同输入端的MOS电流模逻辑(MCML)门电路进行了设计分析,应用MCML单元逻辑电路,设计了一个4位超前进位加法器.基于SMIC 0.13 μm CMOS工艺平台,对设计的加法器进行仿真.结果表明,该加法器的延迟比传统CMOS电路小,可广泛用于高速低功耗逻辑运算单元.     

大规模可编程逻辑器件在频率综合器中的应用

分析目前雷达频率综合器对频综控制电路的要求，提出大规模可编程逻辑器件在频综控制电路中应用的优点，并给出一个将CPLD器件应用于某雷达频综控制电路的实例。     

用VHDL语言开发可编程逻辑器件

介绍了可编程逻辑器件的发展概况、结构特点，列举简单的VHDL应用程序，对高性能数字系统设计的发展方向进行了简明的阐述。     

高效使用FLEX器件

ＦＬＥＸ系列以它的门数大，使用方便获得了广泛的应用。本文提出了使用中加快开发的要求及自己的经验。