共查询到19条相似文献,搜索用时 78 毫秒
1.
设计了一个用于数字电视ZERO-IF结构接收机射频前端的CMOS下变频混频器。基于对有源混频器的噪声机制及线性度的物理理解,对传统的有源混频器电路采用电流注入技术,实现了增益,噪声和线性度折中。电路采用UMC0.18RFCMOS工艺实现,SSB噪声系数为18dB,1/f噪声拐角频率100kHz。电压转换增益为5dB和8dB两档增益,输入1dB压缩点为0dBm,IIP3为15dBm(5dB增益),7dBm(8dB增益)。全差分电路在1.8V供电电压下的功耗不到7mW,可以满足数字电视零中频结构射频前端对高线性度、低闪烁噪声和可变增益的要求。 相似文献
2.
设计了基于正交频分复用(OFDM)超宽带(UWB)系统的下变频混频器(Mixer),并采用0.18μm RF CMOS工艺,通过一种不同于传统Gilbert结构的新颖的双平衡结构来实现,以降低本振大信号对输出中频端的噪声贡献和干扰,降低混频器的静态直流功耗等.测试结果表明:在4~252MHz的中频范围内,转换增益大于2.5~7.8dB,线性度IIP3大于3.3dBm,噪声系数为22.5~26dB,各端口间隔离度均在约-50dB,在1.8V电压下消耗总电流约为8mA. 相似文献
3.
设计了基于正交频分复用(OFDM)超宽带(UWB)系统的下变频混频器(Mixer),并采用0.18μm RF CMOS工艺,通过一种不同于传统Gilbert结构的新颖的双平衡结构来实现,以降低本振大信号对输出中频端的噪声贡献和干扰,降低混频器的静态直流功耗等.测试结果表明:在4~252MHz的中频范围内,转换增益大于2.5~7.8dB,线性度IIP3大于3.3dBm,噪声系数为22.5~26dB,各端口间隔离度均在约-50dB,在1.8V电压下消耗总电流约为8mA. 相似文献
4.
5.
1.9 GHz高线性度上混频器设计 总被引:2,自引:0,他引:2
介绍了采用0.35μm CMOS工艺实现的单边带上变频混频电路。该混频电路可用于低中频直接混频的PCS1900(1 850~1 910 MHz)发射器系统中。电路采用了multi-tanh线性化技术,可以得到较高的线性度。在单电源+3.3 V下,上混频器电流约为6 mA。从上混频电路输出级测得IIP3约8 dBm,IP1dB压缩点约为0 dBm。 相似文献
6.
低噪声和高增益CMOS下变频混频器设计 总被引:1,自引:1,他引:1
设计并实现了一个用于GPS接收机射频前端的CMOS下变频混频器.基于对有源混频器的噪声机制的物理理解,电路中采用了噪声消除技术,以减少Gilbert型混频器中开关管的闪烁噪声,并引入一个额外的电感与开关对共源节点的寄生电容谐振,改善整个电路的噪声系数和转换增益等关键性能指标.电路采用TSMC 0.25 μm RF CMOS工艺实现,SSB噪声系数为7 dB,电压转换增益为10.4 dB,输入1 dB压缩点为-22 dBm,且输入阻抗匹配良好,输入反射系数为-17.8 dB.全差分电路在2.5 V供电电压下的功耗为10 mW,可满足GPS接收机射频前端对低噪声、高增益的要求. 相似文献
7.
8.
9.
10.
11.
12.
13.
14.
介绍了一种0.18μm CMOS工艺基于GSM1900(PCS1900)标准低中频接收机中的混频器.该混频器采用了一种新型的折叠式吉尔伯特单元结构.在3.3V电源电压、中频频率为100kHz的情况下,该混频器达到了6dB的转换增益,18.5dB的噪声系数(1MHz中频)和11.5dBm IIP3的高线性度,同时仅消耗7mA电流. 相似文献
15.
16.
17.
2.1 GHz射频CMOS混频器设计 总被引:2,自引:0,他引:2
设计了一个用于第三代移动通信的2.1 GHz CMOS下变频混频器,采用TsMC 0.25 μm CMOS工艺.在设计中,用LC振荡回路作电流源实现低电压;并用增大电流和降低跨导的方法提高线性度.在Cadence RF仿真器中对电路进行了模拟,在1.8 V电源电压下,仿真结果为:1 dB压缩点PtdB-10.65 dBm,lIP3 1.25 dBm,转换增益7 dB,噪声系数10.8 dB,功耗14.4 mW,且输入输出端口实现了良好的阻抗匹配.并用Cadence中的Virtuoso Layout Editor软件绘制了电路的版图. 相似文献
18.