基于Verilog HDL语言的FPGA设计

采用Verilog HDL语言在Ahera公司的FPGA芯片上实现了RISC_CPU的关键部件状态控制器的设计，以及在与其它各种数字逻辑设计方法的比较下，显示出使用Verilog HDL语言的优越性．     

基于FPGA的密码锁的设计

针对传统的密码锁存在安全性低、稳定性差等问题,提出一种基于FPGA的密码锁的设计方法,以现场可编程逻辑器件为载体,并采用Verilog HDL硬件描述语言,实现密码锁的解锁、修改密码、报警提示和数码管显示功能.密码锁系统主要由按键输入模块、按键消抖模块、分频模块、密码检测模块、输出控制模块、译码显示模块组成.利用QuartusⅡ13.0和Modelsim 10.4软件对各模块进行综合和仿真验证,结果证明,该方法具有安全可靠、运行稳定、操作简便等优点.     

基于Quartus Ⅱ的两种数字频率计的设计与比较

文中提出了基于Quartus Ⅱ的两种数字频率计的设计与比较,分别采用原理图输入和VHDL文本输入两种设计方法,给出设计的部分代码,在Quartus Ⅱ上对设计进行全程编译和仿真,并在ALTERA公司的FPGA器件EP1K30TC144-3上进行硬件下载验证,最后对两种设计进行比较,发现两种设计方法切实可行。     

基于FPGA的RISC的设计和仿真

介绍了一种基于FPGA的RISC的设计方法。该方法以Altera公司的Quartus Ⅱ为开发平台,通过编写Verilog HDL语言完成所有模块的RTL模型的建立,并通过功能时序仿真对RISC的功能进行了验证。该方法充分发挥了Quartus Ⅱ软件的功能,验证了FPGA设计RISC的可行性。     

基于FPGA的数字频率计的设计

文章设计制作一款新颖实用的数字频率计。以FPGA芯片为核心处理器、以数码管作为显示器件、以74HC573作为显示驱动模块、以74HC138芯片作为作为动态扫描显示译码电路、以HCF40106六施密特反相器作为信号整形电路,以按键作为人机交互界面。设计制作数码驱动电路、显示电路、按键电路与信号整形电路等硬件电路;编程实现计数器、测频控制信号发生器、32位数据锁存器等软件模块。设计实践表明,该数字频率计具有测量既准、又快的优点。     

基于FPGA的二维离散小波分解的实现

小波变换是图像处理领域的一种重要的处理方法，但是，小波变换过程中巨大的运算量却使得它在实时图像处理领域中的应用受到了限制。本文提出了一种基于FPGA实现的高速小波分解的方法，详细分析了各个模块的设计和时序。经过QuartusⅡ软件的仿真和综合，并在Altera公司的UP3开发板上进行了验证和性能分析。     

基于VHDL的简易数字频率计的设计

本论文采用自上向下的电子系统设计方法,基于VHDL硬件描述语言设计了一种可变换量程的数字频率计,并在QuartusⅡ平台上进行仿真,在F10K10M试验箱上进行了下载验证。数字频率计的模块划分设计具有相对独立性,可以对每个模块单独进行设计、调试仿真和修改,缩短了设计周期,减小了设计复杂度。仿真波形逻辑关系与试验箱测试结果表明,所设计的电路能够满足数字频率计的功能要求,具有理论与实践意义,实现了电子电路自动化过程。     

基于FPGA和VHDL的高精度数字频率计研究与设计

本文设计实现了一种高精度数字频率计。频率计核心部分的设计采用了基于FPGA大规模可编程逻辑器件的EDA设计技术。根据直接测频原理建立数字频率计的系统结构框图,自顶向下把数字频率计按照实现功能的不同划分成多个子功能模块并用VHDL程序实现了每个子模块的功能,最后将各个模块级联起来构成数字频率计顶层电路。设计的频率计信号频率测量范围为1Hz~10MHz。在QUARTUS II平台软件平台上完成数字频率计的软件设计和仿真,结果表明所设计的数字频率计达到了设计精度要求,并且各项性能指标符合设计要求。     

基于FPGA的二维离散小波分解的实现

小波变换是图像处理领域的一种重要的处理方法,但是,小波变换过程中巨大的运算量却使得它在实时图像处理领域中的应用受到了限制。本文提出了一种基于FPGA实现的高速小波分解的方法,详细分析了各个模块的设计和时序,经过Quartus Ⅱ软件的仿真和综合,并在Altera公司的UP3开发板上进行了验证和性能分析。     

基于Verilog HDL语言的带左转复杂交通灯设计

本设计选用了目前应用较为广泛的Verilog HDL硬件描述语言,实现对路口交通灯系统的控制器的硬件电路描述。这种硬件电路描述在Altera公司的EDA软件平台MAX PLUSⅡ环境下通过了编译,仿真,并下载到CPLD器件上进行编程制作,实现了交通灯系统的控制过程。     

基于Verilog HDL的AD7685采样控制器的设计

针对高速模/数转换器件采用单片机控制存在的问题,结合AD7685的工作原理,采用FPGA控制A/D转换器工作,利用Verilog HDL硬件描述语言采用自顶向下的开发模式设计了AD7685采样控制器,并调用FPGA内部逻辑资源搭建而成的FIFO做为缓存.文中介绍了如何生成FIFO宏模块及其调用方法,同时给出了部分程序代...     

基于Verilog HDL的DDS设计与实现

本文重点介绍了DDS技术的原理和实现方法。给出了生成DDS各个模块的具体方法,并且利用硬件描述语言Verilog HDL进行了相关模块的设计,然后在Quartus Ⅱ开发环境上通过了编译,最后在Modelsim中进行仿真验证,得到了需要产生的波形。     

应用型本科院校数字逻辑课程教学研究与实践

根据应用型本科院校人才培养的特点,分析传统数字逻辑课程教学中存在的问题,从教学内容、教学方式方法和实验教学评价体系3个方面,提出数字逻辑课程的改革措施。     

基于FPGA的逻辑分析仪的设计

介绍了一种用FPGA构成的信号处理装置,该装置和计算机结合使用可以实现数字和模拟混合信号的逻辑分析。文章给出了该装置的设计方案和具体实现方法。这种方法将FPGA的特点与PC的特点结合在一起,具有一定的实用性。实践证明这种方案性能在中低速系统应用中优于普通示波器,且其性价比优于普通逻辑分析仪。该装置可以作为逻辑分析仪使用。     

基于FPGA的数字频率计的设计

本文介绍了一种在EDA软件平台上设计数字频率计的方法，并基于altera的FPGA进行了建模和实现。     

基于FPGA可编程平台的计算机硬件实验教学

针对当前高等院校计算机专业硬件类课程的实验教学现状及存在问题,以设计完整的CPU系统作为统一实验目标,提出适合本科生综合素质和创新能力培养的层次化计算机硬件实验教学体系,通过采用EDA技术作为唯一实验方法,实现对专业人才的多层次能力培养,阐述一种能够利用FPGA可编程平台和Verilog HDL硬件描述语言实现全系列硬件课程实验一体化教学的全新实验教学模式。     

基于FPGA的数字频率计的设计

本文介绍了一种在EDA软件平台上设计数字频率计的方法,并基于altera的FPGA进行了建模和实现。     

硬件描述语言设计的交通灯控制系统

Verilog HDL作为一种规范的硬件描述语言,被普遍应用于电路的设计中.本文以Verilog HDL语言为手段,设计了交通灯控制系统;其代码具有良好的可读性和易理解性等优点,源程序并经Xilinx公司的Xilinx ISE8.2i和ModelSim6.1f软件完成综合、仿真.     

PRESENT密码硬件语言实现及其优化研究

PRESENT密码算法是2007年提出来的一种轻量级分组密码算法,适合于物联网环境下的安全加密.研究了PRES-ENT密码算法结构,在原算法结构基础上优化了密钥扩展的实现方法,把密钥扩展不在原算法图的右边实现,而是放入轮运算中.在硬件实现上,31轮重复运算只实现一次,采用31次调用完成,从而可以大幅节约PRESENT密码实现面积.最后,对PRESENT密码的各核心模块进行了Verilog HDL实现,并分模块进行了测试数据验证.经FPGA综合下载后,实验结果表明优化的PRESENT密码硬件语言实现正确,面积相对原始算法更少.     

用Verilog-HDL设计数字逻辑系统

介绍硬件描述语言Verilog-HDL。通过与传统的数字逻辑系统的设计方法进行比较,展现了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。