多端口存储控制器的设计与实现

本论文在研究了SDRAM器件基本原理及系统应用规范后，提出了多端口存储控制器的设计方案，并从总体设计构想到各逻辑细节实现都进行了详细描述。根据SDRAM器件的控制时序特点，采用VHDL状态机的设计方法实现了多端口存储控制器的技术。     

基于FPGA的DDR SDRAM控制器的设计和实现

DDR SDRAM,因其拥有较之SDRAM为两倍的数据读、写速率,已经成为存储器的主流,并得到了广泛的应用,尤其在高速、高精度、高存储深度的数据采集系统中。本文在分析了DDR SDRAM工作原理的基础上,预先在FPGA上利用Verilog硬件描述语言设计实现了DDR SDRAM的读、写以及刷新,给出了DDR SDRAM控制器的状态转换图及结构框图,为进一步与微控制器或数字信号处理器的连接创造条件。目前该控制器已经研制完毕,进一步还可以集成到数据采集系统中。     

FPGA与通用处理器同步数据传输接口的设计

针对FPGA与通用处理器之间数据通信的方式,提出了基于包含SDRAM控制器的通用处理器与FPGA实现同步数据传输的方法。该方法通过在FPGA内部构建同步输入/输出接口STI(Synchronous Transmission Interface),将FPGA模拟为包含SDRAM控制器的通用处理器的外接SDRAM存储器,从而实现FPGA与通用处理器之间的同步数据传输。经理论分析和实际电路验证表明,对于FPGA与通用处理器之间的数据通信,在不增加任何硬件成本的前提下,采用该方法较传统异步传输方法传输速率得到显著的提升。     

基于FPGA的视频图像采集与显示系统设计

针对CCD摄像头输出的模拟CVBS信号数据量大和现场可编程门阵列FPGA并行处理能力强的特点,提出了一种CCD摄像头+FPGA+ SDRAM+视频编解码芯片的采集与VGA显示系统设计方案.按照视频信号的处理过程,在FPGA中设计了I2C控制器,ITU656解码器、视频处理器、SDRAM控制器、色度空间转换模块和VGA显示模块,实现了对视频解码芯片的工作配置,视频数据的解析、处理、存储和显示.硬件验证结果符合设计要求.     

基于Nios Ⅱ的DDR SDRAM控制器的相关技术研究与实现*

在介绍DDR SDRAM工作原理的基础上,提出了一种DDR SDRAM控制器的实现方法。先说明采用SOPC的技术控制DDR工作的方式,并主要解决DDR存储控制器的高频稳定工作的关键问题,再通过软件仿真和硬件下载测试的方式进行验证。     

SDRAM控制器在PDP视频系统中的应用

介绍了SDRAM及其基于FPGA的通用控制器在PDP视频存储系统中的应用。详细解析了SDRAM的控制命令所实现的功能以及控制时序。所提出的通用控制器不针对特定存储操作,适用于任何复杂系统。用户可以根据自己的需要自行提供简易的顶层的控制命令,就可以对SDRAM进行正确的操作。同时也介绍了SDRAM通用控制器设计。在PDP视频系统中,我们采用两组SDRAM,通过合理的状态机运用进行乒乓操作,将处理过的数据不间断送往SDRAM和PDP平板。     

SDRAM控制器在PDP视频系统中的应用

介绍了SDRAM及其基于FPGA的通用控制器在PDP视频存储系统中的应用.详细解析了SDRAM的控制命令所实现的功能以及控制时序.所提出的通用控制器不针对特定存储操作,适用于任何复杂系统.用户可以根据自己的需要自行提供简易的顶层的控制命令,就可以对SDRAM进行正确的操作.同时也介绍了SDRAM通用控制器设计.在PDP视频系统中,我们采用两组SDRAM,通过合理的状态机运用进行乒乓操作,将处理过的数据不间断送往SDRAM和PDP平板.     

基于状态机的SDRAM控制器的设计与实现

现代计算机的基本框架仍是以冯·诺伊曼结构为基础,以中央控制单元和存储指令/数据的存储器之间的通信为支撑的。同步动态随机存储器(即SDRAM)与静态RAM相比具有容量大,成本低的优势;与传统异步DRAM相比其速度更快,所以得到了越来越广泛的应用。因此以简化主机对SDRAM访问为主要任务的SDRAM控制器的设计就变得更加重要。论文提出了一种基于状态机的SDRAM控制器的设计思路与实现,并通过了FPGA验证,完全达到系统的功能和速度要求。     

摩托罗拉MC683609与SDRAM接口逻辑设计

使用VHDL语言实现MC68360微处理器和SDRAM之间的接口控制电路,为摩托罗拉68xxxCPU在开发设计中使用SDRAM提供一种灵活,高效,可靠的解决方案。文中提到的接口电路设计有别于其他IP核的SDRAM控制器,只要简单理解计算机系统中片选信号,读写信号、时钟及数据和地址总线的含义就可以实现对SDRAM的多种方式的操作。可以广泛适用于时钟在5MHz以上任何一种通用的微处理器和SDRAM接口设计应用中。并在实践中得到广泛应用。     

DDR内存选购杂谈

DDR（Double Data Rate）SDRAM，也称SDRAM Ⅱ，是SDRAM内存的更新产品，它是由VIA、IBM、AMD等一大批原来 PC133 SDRAM标准的倡导者于1998年12月正式确定的完全开放式的新一代内存规范。DDR的核心建立在SDRAM的基础上，使用了更多、更先进的同步电路，并使用了Delay-Locked Loop (DLL，延时锁定回路)来提供一个数据滤波信号（DataStrobe signal）。当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16位输出一次，并且同步来自不同的双存储器模块的数据。DDR不需要提高时钟频率就能加倍提高SDRA…     

摩托罗拉MC683609与SDRAM接口逻辑设计

使用VHDL语言实现MC68360微处理器和SDRAM之间的接口控制电路,为摩托罗拉68xxx CPU在开发设计中使用SDRAM提供一种灵活,高效,可靠的解决方案.文中提到的接口电路设计有别于其他IP核的SDRAM控制器,只要简单理解计算机系统中片选信号,读写信号、时钟及数据和地址总线的含义就可以实现对SDRAM的多种方式的操作.可以广泛适用于时钟在5MHz以上任何一种通用的微处理器和SDRAM接口设计应用中.并在实践中得到广泛应用.     

卫星图像模拟源系统控制器设计

卫星图像模拟源是在星载图像压缩系统研发过程中,通过模拟多路CCD相机向卫星图像压缩系统提供多路图像数据的测试设备;该设备基于FPGA研发,需要对海量图像数据进行存取,使用SDRAM作为数据存储是一种非常有效的方法,然而采用传统的FP-GA芯片内部集成的SDRAM控制器无法满足该设备大容量、高速率存储的要求;基于此,提出了基于MicroBlaze和VHDL联合编程实现SDRAM控制电路的方法,该方法实现了SDRAM的高速读写,能完全满足卫星图像模拟源系统的需求。     

基于SDRAM大容量缓存FIFO控制器的设计与实现

数据通过采集模块后需要进行缓存,然后再通过DMA写入上位机,SDRAM存储容量大,符合大批量数据的存储,FIFO可以在不同的速率下读写数据,根据两者的优势,本设计是基于SDRAM控制器实现的大容量缓存FIFO;系统中FPGA采用Altera公司的CycloneII:EP2C35F484I8,使用verilog语言实现,通过Quartus11.0编译、综合、布线后,时钟能够达到100 MHz;设计通过了仿真与验证,在仿真验证下,此大容量FIFO存储速率达到43.6 MByte/s;设计已经成功用于实际环境中,输入输出时钟完全不确定的情况下,SDRAM的最低利用率是43%,在时钟相差小的情况下,利用率可以达到100%,符合系统设计需要。     

DDR SDRAM控制器的设计与实现

DDR SDRAM存储器已经得到广泛的应用。本文详细分析了DDR SDRAM控制器的结构和关键技术，并介绍了基于Altera FPGA的DDR SDRAM控制器实现。我们在深入分析DDR存储控制器工作原理及其内部结构后，直接使用Altera公司提供的IP核，在QuartusⅡ5．0开发环境中调用MegaCore（Altera公司的IPcore），根据具体应用需求进行了DDR SDRAM控制器的设计并加以实现。     

SOPC外扩SDRAM的设计要点分析

针对SDRAM正常工作所需要的条件较为严格,介绍将SDRAM接入SOPC的设计方法及要点。重点介绍在PCB设计阶段所要注意要点,以及根据不同的FPGA和SDRAM来选择时钟频率,最后详细介绍如何计算锁相环的相移,使得输出的SDRAM时钟和控制器时钟同步以确保SDRAM正常工作。     

高速采样存储中DDR2 SDRANJ控制器的设计分析

通过比较,说明了二代双数据速率动态随机存储器（DDR2 SDRAM）的优势与特点。结合高速采样存储卡,介绍了板卡和存储控制器的硬件设计方案,重点阐述了关键技术和设计实现方法。对照时序仿真结果介绍了存储控制器的控制过程。最后总结了控制器模块达到的性能。     

基于PCI总线的高速大容量数据采集卡

介绍了一种基于PCI总线的高速大容量数据采集卡的设计原理与实现。该采集卡由预处理电路、A／D转换器、同步动态随机存储器(SDRAM)、高频时钟发生器、集成于FPGA芯片的PCI接口控制器和SDRAM控制器组成。它通过PCI总线接口与计算机连接，可完成400MHz／s实时数据采集、512MB实时数据存储。     

高速数据采集系统中SDRAM控制器的设计

SDRAM作为大容量和高速的动态存储器,在高速数据采集系统中具有很大的应用价值,本文介绍了SDRAM的体系结构和工作原理,用Verilog HDL设计并在CPLD上实现了SDRAM接口控制器,实现高速数据采集系统中的大容量缓存.     

图像处理系统中SDRAM控制器的FPGA实现

简要介绍了SDRAM工作原理并认真研究了Ahera提供的SDRAM控制器,根据实际系统使用需要加以修改简化,设计了对修改后控制器进行操作的状态机.采用全页突发读写模式,每次读/写后自动刷新,省掉了传统设计中的刷新计数控制逻辑.整个设计采用VHDL实现,已在实际系统中成功使用.     

用Xilinx FPGA实现DDR SDRAM控制器

DDR SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能。DDR SDRAM需要特定的DDR控制器才能完成与DSP、FPGA之间的通信。由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDR SDRAM控制器。该DDR SDRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术。