SOI横向栅控双极晶体管特性研究

横向SOI双极技术具有工艺简单、寄生电容小等优势,被认为是射频领域最有希望的技术之一。为了得到可用于射频领域的SOI横向栅控双极晶体管特性,采用一种SOI横向栅控双极晶体管器件结构,研究范围包括工艺实现过程和器件性能特性。实验表明,该器件工艺与平面CMOS工艺完全兼容,通过对栅端电压的控制,可以实现hFE在一个较大的范围内自由调节,具有更大的使用灵活性。     

空穴注入控制型横向绝缘栅双极晶体管

提出了空穴注入控制型横向绝缘栅双极晶体管（ＣＩ－ＬＩＧＢＴ）,它可以有效地控制高压下阳极区穴穴注入,提高器件的闭锁电压。通过对阳极区反偏ｐ＾＋ｎ＾＋结 穿电压ＢＶＺ、取样电阻ＲＡ和阳极区结深的优化,提高了ＣＩ－ＬＩＧＢＴ的抗闭锁能力,降低了其导通压卫,并获得了初步实验结果。     

RESURF原理应用于SOI LDMOS晶体管

本文首次采用解析方法及二维计算机模拟讨论了ＲＥＳＵＲＦ原理应用于ＳＯＩＬＤＭＯＳ晶体管．研究表明：击穿电压随埋层ＳｉＯ２厚度增加而增加；击穿电压随Ｓｉ层厚度变化呈现Ｕ型曲线；当埋层ＳｉＯ２和Ｓｉ层厚度一定时，Ｓｉ层的杂质浓度存在一个临界值，在此浓度之下，可获得高的击穿电压．这个结论也适用于介质隔离的各种横向器件的击穿特性分析．     

一种可快速关断的新型横向绝缘栅双极晶体管

提出了一种可快速关断的新型横向绝缘栅双极晶体管(LIGBT)。在LIGBT关断时,利用一个集成的PMOS晶体管来短路发射结,以获得短的关断时间。PMOS晶体管由LIGBT驱动,不需要外部驱动电路。新器件在没有带来任何副作用(如snap-back现象和工艺制造上的困难)的情况下,获得了低的导通压降和快的关断速度。数值仿真结果表明,新器件在不增加导通压降的同时,将关断时间从120ns降到12ns。     

静电屏蔽晶体管GAT的结构研究

本文介绍了静电屏蔽晶体管（ＧＡＴ）的结构与器件性能，该器件具有高耐压，高速和低饱和压降等优良特性。本文对该器件的结构作了较为详细的分析研究。     

SOI LDMOS晶体管耐压结构的研究

SOI技术已经成功的应用到功率集成电路中,而击穿电压是功率器件一个重要的参数.本文对SOI LDMOS的击穿电压进行了分析,介绍了目前国内外几种典型的提高击穿电压的结构,较为详细的分析了RESURF原理的应用.     

SOI MOSFET寄生双极晶体管效应的研究

研究了硅膜掺杂浓度,厚度和硅化物厚度等工艺条件对SOIMOSFET寄生双极晶体管增益的影响。提高体区掺杂浓度、增加硅膜和硅化物厚度能够减小增益。原因是：①基区杂质浓度增加,减弱了发射极向基区注人多子,增强了基区向发射区的少子注入;②增加硅化物厚度会增加其横向扩展,减小发射极的注入效率。     

SOI基双级RESURF二维解析模型

提出了SOI基双级RESURF二维解析模型.基于二维Poisson方程,获得了表面电势和电场分布解析表达式,给出了SOI的双级和单级RESURF条件统一判据,得到RESURF浓度优化区(DOR,doping optimal region),研究表明该判据和DOR还可用于其他单层或双层漂移区结构.根据此模型,对双级RESURF结构的降场机理和击穿特性进行了研究,并利用二维器件仿真器MEDICI进行了数值仿真.以此为指导成功研制了耐压为560V和720V的双级RESURF高压SOI LDMOS.解析解、数值解和实验结果吻合得较好.     

SOI LIGBT抗闩锁效应的研究与进展

概述了绝缘层上硅横向绝缘栅双极晶体管(SOI LIGBT)抗闩锁结构的改进历程,介绍了从早期改进的p阱深p+欧姆接触SOI LIGBT结构到后来的中间阴极SOI LIGBT、埋栅SOILIGBT、双沟道SOI LIGBT、槽栅阳极短路射频SOI LIGBT等改进结构;阐述了一些结构在抗闩锁方面的改善情况,总结指出抑制闩锁效应发生的根本出发点是通过降低p基区电阻的阻值或减小流过p基区电阻的电流来削弱或者切断寄生双极晶体管之间的正反馈耦合。     

SOI基双级RESURF二维解析模型

提出了SOI基双级RESURF二维解析模型．基于二维Poisson方程，获得了表面电势和电场分布解析表达式，给出了SOI的双级和单级RESURF条件统一判据，得到RESURF浓度优化区(DOR，doping optimal region）,研究表明该判据和DOR还可用于其他单层或双层漂移区结构．根据此模型，对双级RESURF结构的降场机理和击穿特性进行了研究，并利用二维器件仿真器MEDICI进行了数值仿真．以此为指导成功研制了耐压为560V和720V的双级RESURF高压SOI LDMOS．解析解、数值解和实验结果吻合得较好．     

辐照对SOI NMOS寄生双极晶体管的影响。

在埋氧化层厚度不同的SIMOX衬底上制备了H型栅结构器件。经过总剂量辐照后,器件的正栅亚阈值特性无明显变化,背栅亚阈值特性发生平移,但均未发生漏电,说明其抗辐照性能超过1E6rad(Si)。辐照后器件的寄生双极晶体管增益有所增大,并且与背栅阈值电压的变化趋势相似,可能是由于埋氧化层中的正电荷积累使体区电位升高,提高了发射极的发射效率。     

互补横向绝缘栅双极晶体管的模型与特性

本文提出互补横向绝缘栅双极晶体管CLIGBT的一种网络模型.根据双极传输理论,考虑电导调制效应、闭锁效应、反向注入及电流的多维效应,导出一种漂移宽基区双极—MOS器件的电路网络模型.首次将此模型直接嵌入SPICE3A.7中.计算CLIGBT在不同栅压和横向电阻下的静态闭锁特性及在不同漂移区长度和不同PMOS宽长比下的瞬态闭锁特性.由此可解决含有CL-lGBT等BIMOS类器件的高压集成电路HVIC的设计问题.     

SOI横向二极管击穿特性分析

对硅片直接键合方法制作的 SOI横向二极管的击穿特性在不同条件下进行了测量 ,通过计算机模拟分析了击穿机理 ,从器件的几何尺寸和衬底偏置电压方面 ,提出了提高击穿电压的途径。     

SiGe异质结微波功率晶体管

本文述评了SiGe异质结微波功率晶体管的特性、结构、工艺及研究进展。     

SOI全介质隔离与高频互补双极兼容工艺

ＳＯＩ材料的全介质隔离技术与高频互补双极工艺的结合是研制抗辐照能力强、频带宽、速度高的集成运算放大器的理想途径，从实验的角度提出了一种ＳＯＩ材料全介质隔离与高频互补双极工艺兼容的工艺途径。     

X波段功率异质结双极晶体管

讨论了 X波段功率异质结双极晶体管 (HBT)的设计 ,介绍了器件研制的工艺过程及测试结果。研制的器件在 X波段功率输出大于 5 W,功率密度达到 2 .5 W/mm。采用 76mm圆片工艺制作 ,芯片的 DC成品率高于 80 %。     

变漂移区厚度SOI横向高压器件的优化设计

提出了一种耐压技术——横向变厚度VLT技术,以及基于此技术的一种高压器件结构——变厚度漂移区SOI横向高压器件,借助二维器件仿真器MEDICI,深入研究了该结构的耐压机理。结果表明,变厚度漂移区结构不但可以使横向击穿电压提高20%,纵向击穿电压提高10%,而且可以使漂移区掺杂浓度提高150%～200%,从而降低漂移区电阻,使器件优值提高40%以上。进一步研究表明,对于所研究的结构,采用一阶或二阶阶梯作为线性漂移区的近似,可以降低制造成本,并且不会导致器件性能的下降。     

4H-SiC npn双极型晶体管的研制

采用国产的4H-SiC外延材料和自行开发的SiC双极晶体管的工艺技术,实现了4H-SiC npn双极晶体管特性。为避免二次外延或高温离子p+注入等操作,外延形成n+/p+/p/n-结构材料,然后根据版图设计进行相应的刻蚀,形成双台面结构。为保证p型基区能实现良好的欧姆接触,外延时在n+层和p层中间插入适当高掺杂的p+层外延,但也使双极晶体管发射效率降低,电流放大系数降低。为提高器件的击穿电压,在尽量实现低损伤刻蚀时,采用牺牲氧化等技术减少表面损伤及粗糙度,避免表面态及尖端电场集中,并利用SiC能形成稳定氧化层的优势来形成钝化保护。器件的集电结反向击穿电压达200 V,集电结在100 V下的反向截止漏电流小于0.05 mA,共发射极电流放大系数约为3。