符合ISO/IEC 18000-6C标准的UHF RFID读写器设计

在超高频段,ISO/IEC 18000-6标准中6B多用于交通领域,而6C主要用于物流、生产管理和供应链管理领域.分析了ISO/IEC 18000-6 C标准,基于此标准设计了一种超高频射频识别读写器.详细阐述了读写器的软硬件设计,其中硬件设计主要包括射频发送电路、射频接收电路和数字基带处理电路.读写器软件设计中叙述了整体设计结构、基于概率、槽计数器的防冲突算法、发送接收链路的数据编解码设计、16 bit CRC校验以及读写器对标签操作命令流程.     

超高频射频识别读写器的研究与设计

超高频射频识别系统具有存储容量大、读写速度快、识别距离远和可同时读写多个电子标签等特点,已经在众多领域得到了广泛的应用。为了满足市场需求,文章对超高频读写器的内部结构进行了研究,并提出了一种基于ARM的超高频射频识别系统读写器的设计方案。文中从硬件和软件两个方面对读写器的设计进行了阐述,给出了读写器的设计结构、工作流程...     

超高频射频识别读写器的研究与设计

超高频射频识别系统具有存储容量大、读写速度快、识别距离远和可同时读写多个电子标签等特点,已经在众多领域得到了广泛的应用。为了满足市场需求,对超高频读写器的内部结构进行了研究并提出了一种基于ARM的超高频射频识别系统读写器的设计方案。从硬件和软件两个方面对读写器的设计进行了阐述,给出了读写器的设计结构、工作流程以及相关的软件流程图。实际应用结果表明,该读写器具有读写速度快、读写效率高、识别距离远等优点,可以满足市场需求。     

基于Intel R2000的UHF RFID读写器的设计

设计出一种超高射频识别系统（UHF RFID）读写器设计的新方案。该读写器采用了Intel R2000收发器芯片、AT91SAM7S256微控器,方案符合ISO 18000-6C和EPC global Gen2标准,工作频率为840～960MHz,标签识别距离可达10m。重点给出了读写器硬件系统组成和软件工作流程,同时介绍了相关射频电路。     

超高频RFID智能仓库关键技术研究

阐述了RFID智能仓库的系统组成和技术关键点,详细论述了叉车RFID读写器的射频部分和数字部分的实现,以及读写器为了仓库应用而做的针对性设计。     

高频RFID读写器射频模拟前端的实现

射频识别(RFID)系统主要由RFID读写器和RFID电子标签两部分组成.给出了高频(13.56MHz)RFID系统中读写器射频模拟前端的电路设计,符合ISO/IEC14443 type A/type B,ISO/IEC15693和ISO/IEC18000-3中任一个标准的读写器芯片设计均可采用,设计工艺采用了中芯国际0.35μm 2P3M混合CMOS技术,并给出了Cadence环境下的仿真结果.     

基于非接触式IC卡的考勤系统设计

本文研究了射频识别系统的工作原理,并对射频识别系统的构成、数据传输原理、基本工作流程、系统的分类、编码和调制以及数据的完整性给出了较为详细的理论研究。并对非接触式IC卡与读写器的通讯过程和电磁工作原理进行了简单的描述。描述了非接触式IC卡的国际标准ISO/IEC14443协议,通过协议能更好地理解卡片与读写器间的传输过程,有利于下文读卡器的硬件设计和MCU的主程序实现。最后,本文在射频理论的基础上进行了读写器的软硬件设计。     

物联网中UHF频段RFID读写器设计

基于物联网中数据采集的需要,设计了一个UHF频段便携式RFID读写器。介绍了读写器的工作原理,重点阐述了射频前端电路的设计。用专用芯片AS3992及其外围电路完戍射频信号的收发,用STM32系列单片机完成基带信号处理和控制。还简单介绍了系统的软件工作流程以及低功耗设计的细节。测试结果表明：该读写器支持ISO／IEC18000—6B／6C协议,具备小型化、远距离、低功耗、易扩展等特点,能满足智能物联网的实际需要。     

RFID在质量控制中的应用

超高频射频识别系统具有读写速度快、存储容量大、识别距离远和可同时读写多个电子标签等特点,已经在物流,质量控制等众多领域得到越来越广泛的应用.为了满足应用的需要,本文通过分析ISO/IEC 18000-6Type B 标准中读写器的特性,提出了超高频射频识别读写器的解决方案,重点阐述了读写器的设计结构、工作流程,以及相关部分的设计.实际应用结果表明 ,该读写器基于Silicon公司的C8051F005单片机,具有读写速度快、识别率高、识别距离远等优点,能够满足应用需求.     

超高频射频识别读写器设计

超高频射频识别系统中的读写器已经在物流等众多领域得到越来越广泛的应用。为了实现具有读写速度快、存储容量大、识别距离远和可同时读写多个标签等特点的读写器,根据ISO 18000-6标准中读写器的特性、工作原理和读写方法,提出了相应读写器的解决方案,重点阐述了读写器的硬件设计。实际应用结果表明该读写器读写速度快、识别率高、识别距离远的优点,能够满足应用要求。     

基于MCS-51的Mifare智能IC卡读卡器软件设计

Philips公司的Mifare技术是当今非接触式IC智能射频卡的主流技术。Mifare智能IC卡具有高度安全、高可靠性及分区的存储结构特点,支持一卡多用,结合以单片机和读卡模块为核心的系统,可应用于广泛领域。本文主要着眼于读卡器软件系统的开发,介绍了智能IC卡及其读卡器的工作原理,详细分析单片机使用SPI方式与IC卡通讯的原理与时序算法,详细分析针对数据稳定性的数据存储模式和读写算法,并给出主体程序流程及代码。本软件系统主要从通用性的角度进行设计,实现基本的、稳定性高的读写功能,在此基础上针对具体应用添加若干辅助程序,即可满足多种应用需求,具有很好的可移植性。     

基于FPGA的外部存储器设计

为了提高雷达海量数据的处理速度,采用FPGA设计了一种高速外部存储器,通过多次实验,验证了设计方法的可行性。高速外部存储器可以有效地提高数据存储速度,节约读／写时间,从而满足信号处理的高速实时的要求。这种方法充分利用FPGA设计方便,SDRAM和FLASH的存储读写速度快的优势,具有成本低廉,兼容性强,易于工程实现的特点。     

一种基于FPGA的DDR SDRAM控制器的设计

对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDR SDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读写效率较高、接口电路简单的特点。     

IC卡读写器在医疗保险管理信息系统中的应用

IC卡作为一种信息技术可以广泛应用于许多行业领域,如金融、电信等,不同领域均有各自不同的应用特点、应用环境和应用要求,必须适应该领域的特点。国际上有关组织及部分针对各个领域的不同要求,制定了IC卡在某一领域应用的参考或遵循的应用标准。讨论了接触式IC卡读写器作为医疗保险管理信息系统中的一个重要部分的设计应用和基于PC/SC行业规范的读写器驱动程序设计。     

基于单片机的射频卡读卡器设计

射频卡成功地将无线射频识别技术与IC卡技术结合起来,有效解决了无源和免接触难题。基于单片机和射频识别技术,并以门禁系统为应用实例,给出了一种新型射频卡读卡器的设计方案。该方案以单片机为主控器件,依照卡机之间的通信协议控制读/写模块,实现对射频卡的读/写、控制等完备操作。结合硬件原理图和软件流程图,给出了射频卡读卡器的设计思想和实现过程。实际使用表明,该设计方案可行,读写器工作稳定,操作方便,抗干扰能力强。     

一种应用于CMOS图像传感器的逐行转隔行数据缓存方法

从结构设计和方法优化入手,提出了基于双SRAM缓存结构并采用乒乓读写原理的CMOS图像传感器逐行转隔行数据缓存方法.该方法采用两组SRAM作为缓存,并利用乒乓读写原理,抽取逐行数据中奇数帧周期的奇数行作为隔行数据的奇数场,抽取逐行数据中偶数帧周期的偶数行作为隔行数据的偶数场,最终实现CMOS图像传感器逐行数据到奇偶隔行数据的转换.相比传统的采用片外帧存储处理方式,极大地减小了存储面积,便于实现与CMOS图像传感器的单芯片集成,降低了成本,同时也极大地降低了电路工作时的存储读写功耗.     

TMS320VC5502图像传输系统的USB接口扩展

介绍了DSP（数字信号处理器）图像传输系统中USB接口扩展的软硬件设计,对USB物理层和链路层的数据传输管理通过USB2．0接口芯片CY7C68001完成,并由DSP芯片TMS320VC5502进行控制,通过编程完成USB设备枚举、数据读写和中断处理等过程。系统采用批量传输方式与Pc机进行高速数据传输,在Windows系统下为用户进行图像传输建立友好的图形界面,对其他系统的接口扩展设计有一定的参考价值。     

Design optimization of low-power high-performance DSP building blocks

In recent years, power dissipation along with silicon area has become the key figure in chip design. The increasing demands on system performance require high-performance digital signal processing (DSP) systems to include dedicated number-crunching units as individually optimized building blocks. The various design methodologies in use stress one of the following figures: power dissipation, throughput, or silicon area. This paper presents a design methodology reducing any combination of cost drivers subject to a specified throughput. As a basic principle, the underlying optimization regards the existing interactions within the design space of a building block. Crucial in such optimization is the proper dimensioning of device sizes in contrast to the common use of minimal dimensions in low-power implementations. Taking the design space of an FIR filter as an example, the different steps of the design process are highlighted resulting in a low-power high-throughput filter implementation. It is part of an industrial read-write channel chip for hard disks with a worst case throughput of 1.6 GSamples/s at 23 mW in a 0.13-/spl mu/m CMOS technology. This filter requires less silicon area than other state-of-the-art filter implementations, and it disrupts the average trend of power dissipation by a factor of 6.     

一种可编程嵌入式异步SRAM存储控制器

介绍了一种可编程嵌入式异步SRAM存储控制器的设计与实现方法。从SRAM读写协议、总体设计、各子模块的设计、模拟验证、FPGA实现，及其在数字视频系统中的应用等各个角度，对SRAM控制器的设计方法作了较为全面的介绍。这种设计方法可广泛应用于ASIC芯片、SOC系统等需要嵌入存储控制器的场合。