基于DSP的1553B总线接口卡设计与实现

提出了一种基于DSP的1553B总线接口电路的设计与实现；在电路中采用了TI公司的高性能定点运算信号处理器TMS320F206以及DDC公司的高级协议处理芯片BU-61580，同时采用了FPGA作为逻辑控制电路；该电路设计方案用于1553B总线接口卡的研制，现已通过验收并经测试证明运行稳定可靠。     

基于DSP的视频图像采集处理系统的设计

设计了基于目前高性能数字信号处理器TMS320C6416为核心,结合现场可编程门阵列FPGA对采集的视频数字图像做预处理和传输以及视频显示的逻辑控制单元的实时视频处理平台.详细地讨论了视频数据采集部分的结构和FPGA的控制逻辑,以及DSP相应中断后数据的转移和处理.实验表明,此系统实时性和稳定性均达到了设计要求,具有很大实用价值.     

代替中小规模数字集成电路的先锋——FPGA、CPLD

一、FPGA、CPLD的特点FPGA具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。兼容了PLD和通用门阵列的优点,能完成任何数字器件的功能,上至高性能的CPU,下至简单的74系列电路,都可以用FPGA来实现。通过软件仿真,我们可以事先验证设计的正确性。在PCB完成以后,还可以利用FPGA     

Altera率先发布28nm FPGA开发套件

Altera公司开始提供带有28nm FPGA的开发套件——Stratix V GX FPGA信号完整性套件，在推动业界28nm FPGA发展一方面树立了新里程碑。这一全功能套件支持设计工程师加速高性能系统的设计和开发，满足了业界对提高带宽的需求。     

基于FPGA的RapidIO-FC转接桥设计

针对现代高性能嵌入式系统异构网络之间高速实时通信的应用需求,提出一种基于FPGA的RapidIO-FC转接桥硬件设计方案。该方案以Xilinx的Virtex5开发板为平台,基于RapidIO IP核和Fibre Channel IP核,设计转接控制逻辑以及转接桥硬件接口,对其功能进行验证。给出硬件结构图以及关键部分设计思想,并采用逻辑仿真和物理测试证明该设计的正确性与有效性。     

基于标准单元替换的功耗优化方法研究

集成电路设计工艺的不断提升在带来更高性能的同时也造成了功耗过高的问题,如何兼顾高性能与低功耗成为当前高性能超大规模集成电路设计需要解决的关键问题,标准单元替换是一种有效的降低功耗的方法.首先比较了2种不同的标准单元替换策略,然后通过实验分析了不同策略的功耗优化效果以及对性能的影响,最后提出了合适的标准单元替换策略来优化...     

Altera高性能DSP设计交能提高一个数量级

面向高性能数字信号处理（DSP）设计,Altera公司发布具有第二代模型综合技术的DSP Builder工具8.0。该技术使DSP设计人员能够自动生成基于高级Simulink设计描述的时序优化RTL代码。借助新的DSP Builder,设计人员在几分钟内就可以实现接近峰值FPGA性能的高性能设计,大大提高了效能。     

一种面向高性能计算的多FPGA互连结构及划分方法

针对高性能计算系统在大规模通信互连中面临的性能、成本及功耗等问题,融合新兴的高速互连技术,结合大规模、超大规模系统通信的局部性和异构性,提出基于多FPGA的混合层级高速互连结构,并给出基于集群的多FPGA逻辑功能划分方法。该方法能够根据不同应用自定义设计高效互连网络,降低大规模计算系统的互连成本和开销。通过应用实例实验证明,该方法能够实现大规模设计向多FPGA高性能计算平台的快速映射,加速高性能可配置计算系统的设计实现。     

基于FPGA的虚拟逻辑分析仪设计与实现

阐述了一种基于FPGA的虚拟逻辑分析仪的设计,采用高性能的FPGA器件,再利用PC机的强大处理功能,配合LabVIEW图形化语言开发实现。由于虚拟逻辑分析仪的部分硬件功能软件化,使硬件电路大为简化,提高了可靠性,同时降低了成本,具有一定的教学和科研价值。     

Xilinx推出新版ISE设计套件11．1

赛灵思公司（Xilinx）宣布正式推出ISE设计套件11．1版本（ISEDesign Suite 11．1）。这一FPGA设计解决方案为逻辑、数字信号处理、嵌入式处理以及系统级设计提供了完全可互操作的领域专用设计流程和工具配置。该新版本为面向多种市场和应用的基于FPGA的片上系统解决方案提供了更简单、更智能的设计方法。赛灵思公司致力于为设计人员提供目标设计平台,而ISE设计套件11．1版本的推出是一个重要的里程碑。     

Dup-Pack:基于CRIS的FPGA装箱方法

设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准逻辑单元进行装箱的方式,在实现高级逻辑功能装箱的情况下减少了样本电路总数。实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26%的面积,在完成相同逻辑功能的情况下,较传统CSPack装箱速度提升2.77倍。     

高性能网包分类理论与算法综述

随着IP网络架构的不断演进以及网络业务和安全需求的不断增长,高性能网包分类在下一代交换机、路由器、防火墙等网络基础设备中有着越来越广的应用.网包分类算法作为高性能网包分类的核心技术,具有重要的研究价值和实践意义.文中从理论分析和算法设计两方面介绍了高性能网包分类的最新研究成果.在理论分析层面,依据计算几何理论对网包分类问题的数学解法及复杂度进行了归纳,总结了网包分类算法的理论依据及性能评价方法.在算法设计层面,对具有影响力的网包分类算法按照不同的研究方向进行了归类和介绍,并结合自身研究成果对不同类别的算法设计思路行了深入分析.作者在多核网络处理器平台以及FPGA平台上实现了几类具有代表性的网包分类算法,并通过真实的网络流量测试比较了不同类型算法在不同系统平台上的实际性能.最后,作者总结并展望了高性能网包分类的下一步发展方向.     

赛灵思公司所有高端FPGA产品线都开始采用300mm技术生产

2003年3月31日,北京-基于其利用技术进步来降低成本并为客户提供更低成本解决方案的长远计划,世界领先的可编程逻辑解决方案供应商赛灵思公司(Xilinx,Inc.(Nasdaq:XLNX))今天宣布其所有高级FPGA产品线都开始采用300mm晶圆生产,这些高级产品线包括其Virtex-E.Virtex-Ⅱ、Virtex-ⅡPro和Spartan-ⅡE FPGA系列产品。     

面向异构多核处理器的FPGA验证

随着处理器架构的发展,高性能异构多核处理器不断涌现.由于高性能异构多核处理器的设计十分复杂,为了降低设计风险,缩短验证周期,提前进行软件开发,复现硅后问题等,通常需要搭建现场可编程门阵列(field programmable gate array,FPGA)的原型验证平台,并基于FPGA平台开展种类繁多,功能各异的软硬协同验证和调试工作,提出的基于同构FPGA平台对异构多核高性能处理器的FPGA调试、验证方法,有效地利用了异构多核处理器的架构特征,同构FPGA的对称特点,以层次化的方法自顶向下划分FPGA,自底向上构建FPGA平台.结合差速桥、自适应延迟调节、内嵌的虚拟逻辑分析仪(virtual logic analyzer,VLA)等技术可快速完成FPGA平台的点亮(bring-up)和部署.所提出的多核互补,核间替换模拟的调试SHELL等方法可以快速完整地对目标高性能异构多核处理器进行FPGA验证.通过该FPGA原型验证平台,成功地完成了硅前验证,软硬件协同开发和测试,硅后问题复现工作,并为下一代处理器架构设计提供了快速的硬件平台.     

RESSP:基于FPGA的可重构SDN交换结构

SDN采用转发与控制分离的架构和集中的控制管理机制,可有效满足不同网络中不同粒度的管理控制需求。当高校科研人员进行SDN的教学和创新实验时,需要一个处理过程可感且可重新编程的数据平面来支持原理展示和自主研究。然而,传统ASIC交换机的内部实现流程不透明且转发查表架构固定,软件交换机的处理性能较低,因此无法充分支持数据平面的研究。目前,通过FPGA设计可编程数据平面,为满足不同科研场景下多样化的处理需求提供了一条可行路径。但是,在基于FPGA的可重构交换机架构和设计方法方面还缺少深入研究,主要表现在难以实现基于模块细粒度的SDN处理流程重构,现有工作复用程度低,同时无法为开源的SDN数据平面设计提供技术支持。为此,提出一种基于FPGA的SDN交换平面实现结构——RESSP(FPGA-based REconfigurable SDN Swi-tching Pipeline)。RESSP将报文处理流程拆解成多个可动态加载的模块,针对交换机具体的应用场景,利用FPGA可编程特性对硬件功能模块进行增加、删除或替换,从而针对实际需求设计出相应的报文处理逻辑。此外,基于RESSP实现了一个SDN交换机的原型系统MiniSwitch。MiniSwitch验证了RESSP在教学科研实验中快速重构所需SDN数据平面的可行性和可扩展性。     

高性能计算环境通用计算平台

随着高性能计算环境的持续运行,用户的计算需求快速增长,对资源的需求不断上升.环境急需扩充资源以提供更强大的计算能力,满足不同应用领域的计算需求,同时也对环境扩展性、易用性和可靠性提出更高要求.高性能计算环境通用平台从底层设计到上层页面实现了全新的蜕变,从用户角度出发设计了相关的功能模块,为用户提供更加优质的服务.本文围绕国家高性能计算环境通用计算平台展开叙述,重点介绍平台的整体结构、采用的关键技术、相关模块以及实现过程和最终效果.通过部署测试表明通用计算平台可满足现有用户的需求并将进一步扩大高性能计算环境的用户群,推动高性能计算在更多领域的发展,提高国家高性能计算环境影响力.     

基于FPGA的PXI Express接口设计

PXI Express是一种高数据带宽的总线,并拥有多种高速差分时钟和触发信号;为了设计具有广泛适用性和易用性特点的PXIExpress接口,采用了高集成度、高性能的内嵌PCI Express IP硬核的FPGA作为本方案的核心控制芯片;PXI Express接口的逻辑部分采用了Qsys设计流程完成了针对各种不同应用情况,并具有不同功能和性能特点的接口逻辑子系统,以及相关IP核的设计;最后组建测试平台进行了测试,测试结果表明设计的PXI Express接口能正常工作。     

FPGA技术在布匹瑕疵检测系统中的应用

使用FPGA能够开发出功能强大，易于更新维护的图像处理系统，文中介绍FPGA技术在图像处理领域中的典型应用，结合自主开发的布匹瑕疵检测系统。详细阐述了FPGA程序设计中并行算法的设计流程。并通过具体例子，提出了FPGA程序设计过程中需要注意的问题和优化程序，节省逻辑资源的几个方法。     

基于TS201与FPGA的信号处理系统

针对现代信号处理的数据量大和实时性高的特点,需要采用高速数字信号处理器及其他高速逻辑器件配合进行处理.基于高性能DSP TigerSHARC201和大规模FPGA STRATIX-EP1S10,提出了DSP和FPGA高速互联的异构系统体系结构,采用了LINK口的通信方式,实现了一种高速信号处理电路.     

基于FPGA的P2020处理器显示接口设计

针对目前使用的飞思卡尔高性能通信处理器P2020无内置LCD控制器,不方便在某些需要显示界面的中小设备中直接应用的问题,提出了基于CPU＋FPGA的显示接口设计方案,给出了硬件原理框图、FPGA逻辑实现原理框图以及设计结果,在项目中成功应用并满足需求。