零待机 真省电 航嘉零待机电源

航嘉最新推出的“零待机”电源最大的特点就是0．03W的趁低待机功耗,这对于用户来说是非常实用、实惠的设计。当用户在关闭主机后．电源的＋5VSB输出端仍然会处于工作状态,消耗一定电能．这就是待机功耗。通常定义节能电源的标准是待机功耗小于1W,航嘉零待机电源的实际效果已经远远超出了这个标准,     

芯片功耗管理：权衡性能和功耗

动态频率和电压调整,时钟门控以及“低功耗模式”是目前用以降低芯片和微控制器功耗的一些方法,更加新的方法正在完成之中。把数目不断增加的晶体管和越来越高的性能挤到尺寸越来越小的芯片级产品(和嵌入式微处理器)中去,正揭示了一个亟待解决的功耗问题。随着硅器件产品不断缩小到90纳米、65纳米甚至更小的处理节点时,不是运行速度而是能耗成为了性能瓶颈。     

微处理器的低功耗芯片设计技术

随着半导体工艺的飞速发展和芯片工作频率的提高,功耗已经成为深亚微米集成电路设计中的一个重要考虑因素.本文介绍了低功耗微处理器的研究现状,讨论了几种常用的微处理器低功耗设计技术.最后,对今后低功耗微处理器设计的研究方向进行了展望.     

高精度准谐振PWM控制器实现不足10mW的待机功耗

<正>近日,德州仪器(TI)宣布推出业界首款超过笔记本、电机控制、智能仪表、微型逆变器以及其他大功率应用所需10～65 W AC/DC适配器(能源之星5)待机功耗要求的反激控制器,进一步壮大其高能效、空载适配器电源控制器产品阵营。LM5023反激控制器与TI获奖r     

台积电和ARM合作降低65纳米测试芯片的功耗

台积电和ARM公司宣布双方在65纳米低功耗测试芯片上的设计合作，显降低了其动态功率和耗散（Leakage）功率。两家公司认为创新的低功耗设计技术对于最终的成功起到了关键的作用。     

CMOS微处理器的功耗特性及其功耗控制原理和应用

CMOS微处理器的功耗特性,几种常用的CMOS微处理器的功耗控制原理和应用方法。     

芯片快跑

微处理器技术的进展令人眼花缭乱，众位巨头不断向这座金字塔的顶端攀登。[编者按]     

追求性能/功耗的完美方程式——审视新一代高端移动图形芯片之争

如果想要完整体验Windows Vista卓越的视觉享受．少了一颗强劲的图形处理芯片可不行，对于笔记本电脑而言更是如此。值得庆幸的是，NVlDIA和ATI日渐升温的激烈争斗为我们带来了更先进的电源管理技术和更强劲的性能。和桌面市场有所区别的是．笔记本电脑的图形显示核心仅靠强劲的性能并不能获得认可，不断提升性能功耗比才是正途——这已经成为整个业界的共识。     

极低功耗待机电路的研制

产品的待机功耗是指产品连接到电源上且处于等待状态,未运行其主要功能时的耗电量。为了进一步节能环保,需要降低电视、空调、机顶盒等家用电器的待机功耗。提出一种极低功耗的遥控接收和按键响应电路,电路主要是由单片机、开关电源、电流互感器、继电器、红外接收元件、电池、升压电路等组成,利用单片机休眠状态使电路平均电流从300μA降到25μA,通过9 cm2的光电池可满足电路待机状态时的电源需求。     

智能卡芯片中TDES密码电路的差分功耗攻击

使用相关性分析方法进行差分功耗攻击(DPA)实验,成功攻击了TDES密码算法。结果表明,相关性分析方法对简单的功耗模型具有很好的攻击效果且实施简单,对于HD功耗模型,获得TDES每一轮的圈密钥所需最少曲线条数仅为3 500条;同时,由于TDES和DES电路的实现结构相同,对两者进行DPA攻击的方法相同。     

嵌入式加密芯片功耗分析攻击与防御研究进展

功耗分析攻击成为嵌入式加密芯片的最大威胁,它破解密码芯片密钥比穷举法要快得多,是一种新的密钥攻击方法.对功耗分析攻击与防御成为近年来研究的热点问题,功耗分析模型是研究功耗攻击与防御的基础,在对功耗攻击模型研究进展进行评述后,分别对功耗分析攻击与防御进行综述,功耗攻击从简单功耗分析攻击、差分功耗分析攻击和高阶差分功耗分析攻击进行比较,防御从算法级和电路级进行对比,并对文献进行了分类整理.通过对国内外研究进展的总结和对比,为特定领域的嵌入式加密芯片提供抗功耗分析攻击解决方案,最后对进一步研究的问题进行了展望.     

估计CMOSVLSI芯片的功耗

介绍了估计ＣＭＯＳＶＬＳＩ芯片的功耗的基本方法和功耗对封装的要求。     

基于动态双轨逻辑的抗功耗攻击安全芯片半定制设计流程

采用动态双轨逻辑实现安全芯片中密码运算模块可以有效抗功耗攻击,但也存在面积、功耗以及运算性能等方面的弱点.本文采用动态双轨与静态单轨逻辑混合设计以实现密码运算模块,并且采用了非对称时钟,这样可达到较好的性能折衷.本文给出了混合设计所遵循的设计约束和时序约束,设计实现了一个动态双轨标准单元库,并给出了一个抗功耗攻击的安全芯片半定制设计流程.根据这个设计流程,本文设计实现了一个3DES协处理器,其中8个S盒全部采用动态逻辑实现,其余部分采用静态逻辑实现;实验结果表明本文给出的混合设计方法和对应的设计流程是完全可行的.     

芯片技术的机遇与挑战

芯片是科技发展的媒介，当前面临着三种芯片技术的发展机遇，如何抓住这些机遇与挑战，就是本文所要讨论的问题。     

基于COM架构的芯片试验设计与实现

COM技术在软件领域有着很广泛的应用。以芯片试验为例,阐述了基于COM架构的试验设计方法。通过上位机控制试验设备的功能,调度实验设备的任务。     

AMD的芯片制造技术

相比Intel,总体实力薄弱的AMD只拥有两座芯片制造厂(目前正在兴建第三座),真正用于制造处理器的也仅有位于德雷斯顿的Fab30厂,而AMD自身并不具备半导体技术的独立开发能力。在0.25微米时代,AMD和Intel基本上处于同一起跑线,但Intel率先进入0.18微米阶段,面对此种情形,AMD选择与     

功耗分析仿真软件设计与实现

设计并自主开发一个功耗分析仿真软件,完成对硬件描述语言实现的密码算法IP核进行功耗仿真分析。用软件仿真功耗分析攻击,可以在嵌入式加密芯片的设计阶段评估设计方案和抗功耗分析攻击的性能,提高工作效率,降低开发时间和成本,具有很高的实用价值。该软件已经实现了几种常用密码算法及其改进后加密算法的一阶功耗分析和高阶功耗分析功能。经测试得到的仿真结果与理论分析出来的攻击结果相符合,实现了本软件的设计目标。     

差分功耗分析攻击下密码芯片风险的量化方法

针对差分功耗分析(DPA）攻击的原理及特点,利用核函数估算密码芯片工作过程中功耗泄漏量的概率分布密度,通过计算密钥猜测正确时攻击模型与功耗泄漏量之间的互信息熵,将密码芯片在面对DPA攻击时所承受的风险进行了量化。实验表明,该风险量化方法能够很好地估算出密钥猜测正确时攻击模型与功耗泄漏量之间的相关度,并为完整的密码芯片风险分析提供重要指标。