基于GINI指数分类的嵌入式CPU功耗预测方法

文中提出了一种基于嵌入式系统CPU功耗预测并对其进行低功耗优化的方法.引入GINI指数的构建训练分类器,利用PowerTop工具对系统CPU进行监测,并以此作为训练数据集,将该分类器封装到系统中,对嵌入式系统的CPU频率、电压及所处的状态进行预测.通过仿真实验表明,该方法在系统负载较小的情况下,对嵌入式CPU功耗的优化的效果更好.     

为XP增加“离开”模式

离开模式就是看起来机器已经关了,但还是能执行一些任务.比如下载. 离开模式启用之后,显卡、声卡都关了,CPU进入低功耗状态(当然要求你的CPU支持才行,不过如果不支持任何节能技术,那么离开模式会让CPU以最低倍频X最低外频运行以降低其功耗)     

Cortex-M0+内核Kinetis L系列的低功耗机制分析

以Freescale公司KL25微控制器为例,从软硬件功耗模型、优化软硬件功耗因子等角度,分析了超低功耗内核KL系列低功耗实现机制,阐述了在不同功耗模式下与之对应时钟模式的关系以及低功耗中断策略,同时与几款典型微控制器进行了比较分析,给出了KL25在低功耗应用中的性能参数,为Kinetis L系列的低功耗应用提供了技术基础。     

基于ARM的μC／OS—Ⅱ中断机制改进

嵌入式系统(embedded system)是嵌入式计算机系统的简称。它是一类典型的面向消息响应的计算机系统,只对特定消息进行响应(处理)。在计算机与外界实时交互的过程中,中断技术是一项关键的技术,当外部事件发生时,CPU必须及时响应中断,以实现对相应事件的处理。因此中断响应能力是影响嵌入式系统性能的主要因素。在嵌入式系统开发方面,最核心的技术是嵌入式处理器芯片和嵌入式操作系统。“ARM μC/OS-Ⅱ”是当前嵌入式系统中被广泛研究和应用的一款平台。ARM具有体积小、功耗低、速度快等特点,是非常适合于嵌入式应用的MCU。μC/OS-Ⅱ…     

嵌入式实时操作系统中对时钟中断服务程序的改进

在一般的嵌入式实时操作系统中，时钟中断服务程序在每个时钟节拍工作。在实际应用中，并不是每个时钟节拍都有任务调度，所以有很多时钟中断服务程序的工作是多余的，浪费了CPU资源。为了提高性能，文章提出了一种方法来改变这种情况。     

低功耗技术在驾驶行为管理模块中的应用

低功耗技术在越来越多的嵌入式系统中进行应用以提高产品的竞争力,本文对车辆驾驶行为管理模块中对功耗的产生情况进行分析,合理的选择参数,设计CPU的工作模式、工作频率等,通过试验表明,通过合理的设置可以有效地降低系统的功耗。     

嵌入式系统低功耗的软件实现方案

在研究嵌入式系统软件功耗优化技术的基础之上,开发一个完整的基于μC/OS - Ⅱ的GSM终端系统.以降低该系统软件的功耗为目标,通过软件设置系统的低功耗模式,减小系统空闲时间的电量消耗.最后通过功率测量仪对优化前后的系统进行功耗测试.实验结果表明,低功耗模式比系统空闲状态下功耗下降50.86％左右.     

基于嵌入式CPU的加解密子系统

针对信息安全等级和应用场合变化时IP级复用的片上系统(SoC)集成验证效率低的问题,提出一种基于嵌入式CPU的加解密子系统。子系统包括RSA,DES,AES等多种加解密模块,通过硬件上的参数配置,构造满足不同信息安全应用和等级的子系统;采用低功耗高性能的嵌入式CPU,作为SoC中主CPU的协处理器,控制各加解密模块的工作,可减少对主CPU的访问,以降低功耗。将经过验证的加解密子系统作为整体集成到SoC中,实现子系统复用,可减少SoC设计和集成工作量,降低SoC验证难度;利用门控时钟技术,根据各加解密模块的工作状态管理时钟,从而降低加解密子系统的功耗。采用CKSoC设计集成方法,在SoC集成工具平台上可快速集成不同配置下的基于嵌入式CPU的加解密子系统。实验结果表明,构造子系统后的SoC设计和验证工作量明显减少,提高了工作效率。     

手持式RFID读写器的低功耗设计与测试

为满足手持式RFID读写器的低功耗要求,提出了一种在低功耗硬件的基础上,通过软件调节系统的工作时钟频率和管理系统的工作模式来降低读写器系统功耗的设计方法.并为测试系统的功耗设计了相应的测试软件.测试结果表明,该低功耗设计方法可有效地降低系统的功耗.     

基于LoRa的机械冲压机故障检测系统设计

针对机械冲压机故障定位困难问题，设计了一种低功耗机械冲压机故障检测系统。采用超低功耗STM32L051C8T6微控制器作为主控单元，基于LoRa技术完成传感器的多节点组网，采集冲压机冲头的温度和振动信号，并传输到基于安卓嵌入式平台的网关系统上进行分析、存储。采用降低时钟、低功耗外设、低功耗内部资源等多种方法降低系统功耗。实验结果表明，系统在金属设备密集分布的车间环境中，数据稳定传输距离达到300 m,丢包率低于1.2%,温度检测精度高于±0.5℃,振动精度高于±0.1g,平均工作电流为1.17 mA,该系统实时性强、抗干扰能力强、成本低、功耗低，能够满足冲击机实时状态监测的需求。     

基于C8051F系列单片机的低功耗设计

着重介绍C805IF系列单片机功耗的计算方法及系统低功耗设计的策略,内容包括有关的内部和外部振荡器、CPU的电源管理模式、系统的时钟频率,工作电压对系统功耗的影响,以及如何合理地配置它们来降低功耗。最后,给出有关数据采集系统的设计实例。     

基于方舟GT2000的嵌入式小系统的设计

GT2000是我国方舟科技公司的一款嵌入式CPU产品,GT2000集成了高性能CPU核心和PC架构南北桥中的大部分功能,采用哈佛总线结构,在400MHz主频下运行时最大功耗只有360毫瓦,是一款高性能、低功耗微处理器产品。重点介绍基于GT2000如何设计一个小的嵌入式系统。     

嵌入式GIS系统的低功耗设计

由于嵌入式GIS系统被广泛地应用于移动性较强的设备,因此功耗成了一项重要的技术指标.本文系统地描述了对嵌入式GIS系统进行低功耗设计的方法.本文将功耗分为硬件功耗和软件功耗,其中软件低功耗设计是个新的领域.本文采用按需转换处理器状态、优化编译器、按需分层调入GIS数据、优化关键算法和压缩栅格数据等方法从软件角度降低系统功耗.     

基于ARM的μC/OSII中断机制改进

嵌入式系统(embedded system)是嵌入式计算机系统的简称.它是一类典型的面向消息响应的计算机系统,只对特定消息进行响应(处理).在计算机与外界实时交互的过程中,中断技术是一项关键的技术,当外部事件发生时,CPU必须及时响应中断,以实现对相应事件的处理.因此中断响应能力是影响嵌入式系统性能的主要因素.     

基于AHB总线的嵌入式中断控制器设计

针对嵌入式系统集成度高、专用性强的特点,设计一种基于AHB总线的嵌入式中断控制器。采用AHB总线接口,增强中断控制器的通用性和可移植性,ARM处理器通过AHB总线访问中断寄存器,实现中断检测、响应、处理以及优先级的配置。该设计采用verilog-HDL语言编写,利用SMIC的0.18μm CMOS工艺进行逻辑电路综合和布局布线。测试结果表明,在正常工作条件下,该中断控制器的功耗为5.36 mW,在50 MHz时钟下完成一次中断操作最多需要0.7μs,可满足实时性和低功耗的要求。     

讲座：实时计算机控制：第五讲 操作系统（续）

3 简单的前台/后台操作系统 如有可能,将采用CP/M的机器转换成简单的前台/后台系统。为此,计算机必须备有某种形式的实时时钟;比如,使用Zilog CTC芯片设置一个适当的时钟,还必须要能将时钟芯片与CPU芯片上的IRQ中断线相联。在大多数CP/M系统中未使用中断,因此,时钟中断是系统上唯一的一个中断。如果有其它中断,CTC芯片必须联到中断菊     

低功耗嵌入式系统的分析与应用①

低功耗嵌入式系统设计的能量消耗问题是近几年来人们在嵌入式系统设计中普遍关注的难点与热点,它严重制约着嵌入式系统的应用及发展。以减少嵌入式系统所耗电能为目标,首先分析了嵌入式系统功耗主要来源确定解决目标,而后根据嵌入式系统功耗分析给出低功耗嵌入式系统模型以及模型各层降低功耗的具体方法,从而使嵌入式系统能充分发挥降低功耗的作用。最后,通过具体嵌入式系统平台实现系统级低功耗控制,实验结果证明可以有效降低嵌入式系统的功耗。     

超低功耗嵌入式系统设计技巧

低功耗是嵌入式系统的发展趋势,也是便携式嵌入式设备设计中要解决的关键问题之一。对影响嵌入式系统功耗的因素进行了分析,指出了降低系统功耗的途径,从硬件设计和软件设计两个方面阐述了超低功耗嵌入式系统设计的技巧。     

IEEE 1588时间同步在ZigBee低功耗中的应用

在ZigBee无线网络中,为实现中继节点的休眠和唤醒功能,并达到降低系统功耗的目的,提出了一种新的时间同步算法.该算法利用模拟开关和RTC模块的中断信号控制主控模块的供电,使路由设备进入超低功耗运行状态;同时采用IEEE 1588的精确时钟同步协议PTP完成MAC层的时钟同步,减少了同步算法协议层间损耗,解决了传统时间同步算法精度不高的问题.试验表明,改进后同步算法的同步精度达到+ 50μs,系统运行功耗极低;节点仅靠锂电池即可持续工作半年以上,能够满足低频率数据监控等应用,使无线网络应用更加灵活、广泛.     

无线传感器网络异步任务集双效节能延迟调度算法研究

深亚微米技术的发展,使得漏电功耗在CMOS电路总功耗中所占比重日益增大,传统的传感器节点CPU节能研究主要针对动态功耗,其能耗估计和优化方法已凸显局限.针对此问题,提出动态电压调节(DVS)和动态功耗管理(DPM)相结合的双效节能延迟调度算法.从相对截止期小于等于周期的异步实时任务调度出发,结合DVS技术,综合考虑动态功耗和漏电功耗的影响,在满足任务实时性的前提下,选取每个任务的CPU执行速度,以降低总能耗,并通过任务的延迟调度对CPU空闲时段加以合并,采用DPM方法使CPU在空闲时段有选择性的进入低功耗状态,从而进一步降低漏电能耗.仿真实验验证了该算法的有效性.