基于软错误的动态程序可靠性分析和评估

基于软件实现的软错误容错方法不需要硬件开销,被认为是一种高效的软错误容错方法,而动态的实现这种方法能覆盖更多种类型的程序,因而能覆盖更多的软错误,分析硬件软错误对程序执行时代码和数据的逻辑影响,并建立了硬件软错误条件下程序运行可靠性评估模型.本文的工作为基于软件动态软错误容错算法的提出提供了理论基础,也为程序可靠性的评估提供了一种方法.我们依据体系结构层硬件对指令执行的影响将硬件构件进行分类,并分析了不同的硬件构件对程序代码和数据的逻辑影响.基于软错误对程序代码和数据的影响模型,建立了软错误条件下程序运行可靠性评估模型.最后,在实验中,对软错误条件下程序影响模型和程序运行可靠性评估模型进行了验证,实验结果证明了本文的分析和评估结果.     

基于错误传播分析的SDC脆弱指令识别方法

单粒子软错误是高辐照空间环境下影响计算可靠性的主要因素.随着芯片晶体管数的快速增长,单粒子软错误的威胁日益严重.结果错误（silent data corruption, SDC)是单粒子软错误造成的一种故障类型.由于SDC是隐蔽传播的,SDC的检测是单粒子软错误防护的难点.寻找SDC脆弱指令是目前检测SDC的重要途径.现有方法需要进行巨量的错误注入,时间代价巨大.首先根据数据关联图建立了指令的数据依赖关系,研究了函数间和函数内部错误传播过程;进而推导出判定SDC脆弱指令的充分条件,提出了SDC脆弱指令识别方法,该方法在错误注入中依据充分条件推测潜在的SDC脆弱指令.实验表明,在保证较高准确率和覆盖率的前提下,时间代价显著减少.     

面向崩溃预测的寄存器软错误故障传播分析

故障注入是研究软错误故障传播的传统手段,但随着程序复杂性不断增加,采用故障注入对大量软错误的故障传播进行研究将花费巨大的时间成本。提出一种基于程序动态指令进行分析和建模从而快速获取软错误结果的方法。将程序转化为动态指令序列,通过体系结构正确执行分析将所有可能的软错误划分为对程序运行结果有影响和没有影响两部分;基于动态依赖图建立软错误故障传播分析模型,并建立判断程序崩溃的标准,进而提出一个算法对任意制定的能够影响程序运行结果的软错误进行故障传播分析并重点预测程序崩溃的发生。实验显示,预测的漏报率和分析单个软错误的平均用时明显低于现有方法。     

微处理器体系结构级软错误易感性评估

随着集成电路特征尺寸的缩小和集成度的增加,微处理器的软错误问题越来越严重。为了提高微处理器的可靠性,设计者需要在体系结构设计时精确估算各个部件的软错误率,从而对各部件进行相应的容错设计。本文针对微处理器中的软错误问题,研究了体系结构级软错误易感性估算模型,基于该模型对超标量微处理器主要部件的软错误易感性进行定量分析,并讨论了可靠性与性能的折衷设计。实验结果对微处理器软错误的预防和保护具有一定指导意义,也为微处理器主要部件的容错设计提供了参考。     

寄存器软错误对程序可靠性影响的静态分析

继性能和功耗问题之后,软错误导致的计算可信性已成为一个日益严峻的课题。其中,由于寄存器访问频繁却未能被良好保护,发生在其中的软错误成为影响程序可靠性的关键因素之一。基于程序汇编代码,提出一种针对寄存器软错误的程序可靠性静态分析方法。首先通过数据流分析技术提取所有可能影响程序执行的寄存器活跃区间,然后基于活跃区间的路径表达式分析其执行时间和出现频率,最后在此基础上计算在寄存器软错误影响下的程序可靠性。实验表明,该方法的分析结果与AVF分析法保持一致,同时其结果还指出相关的寄存器活跃区间的执行时间和出现频率,这为实现针对寄存器软错误的高效容错方法提供了依据。     

基于SimpleSim-ARM模拟器的软错误易感性分析与评估

随着集成电路特征尺寸的逐步缩小,随之而来快速增长的软错误率严重限制了现代微处理器的应用,因此对微处理器可靠性进行评估十分重要。在微处理器体系结构级进行软错误易感性评估能反映出微处理器部件的可靠性,提出基于SimpleSim-ARM模拟器对微处理器体系结构级进行软错误易感性评估的方法,可用于对ARM体系结构微处理器进行软错误易感性评估。根据提出方法对StrongARM SA-11xx进行软错误易感性分析,实验结果表明,在基准配置情况下,存储部件中寄存器文件的平均AVF值为57.76%;非存储部件发射队列（IQ）、保留站与重定序缓冲（RUU）与功能单元（FUs）的平均AVF值分别为38.53%、32.02%和12.39%。在不同配置下,IQ和RUU部件容量越大,对应部件AVF评估值越小;FUs数量越多,该部件AVF评估值越小。     

软错误评估中仿真故障注入平台的理论模型

提出了仿真故障注入系统的七元组描述的统一理论模型,指导用于软错误敏感性评估的仿真故障注入系统的设计与实现.结合七元组模型给出了仿真故障注入系统中关键部分的设计方法,包括实现自动化故障注入的一般方法、基于LL(k)语法分析技术的故障集生成方法、基于检查点恢复和分层抽样的仿真故障注入加速策略等.同时,以电路级软错误敏感性评估平台HSECT-SPI(HIT soft error characterization toolkit-spice based)为例讨论了七元组模型的可行性和有效性.     

基于概率矩阵分解的多失真图像质量评估算法

图像质量评价(Image Quality Assessment, IQA)是视觉感知模型研究的重要分支,使用IQA算法自动化地评估图像质量有广阔的应用前景。基于概率矩阵分解(Probability Matrix Factorization)提出一种多失真图像质量评价算法,主要贡献有:提出一种图像质量评价的新思路,即利用PMF方法从失真图像估计参考图像,把失真图像和估计参考图像之间的信息损失作为图像质量的度量;构建新颖的特征向量描述这种信息损失;使用支持向量回归(Support Vector Regression, SVR)完成图像质量模型的训练。提出的算法在多个公开的图像质量评价数据库上超过了经典方法,实验结果证明该方法与人的主观质量评价具有更好的一致性。     

基于软区分矩阵的模糊软集决策方法及其应用

通过在模糊软集中引入水平软集,用软区分矩阵来处理决策问题。首先,利用模糊软集的水平软集,将模糊软集转化为经典软集。其次,在软集中引入软区分矩阵的概念,提出了一种基于软区分矩阵解决模糊软集的新算法来处理决策问题。最后,通过实例说明了该算法的可行性。     

基于双边矢量概率矩阵的故障诊断方法研究

针对复杂装备中存在的错综复杂、关联耦合的相互关系以及大量的不确定因素和不确定信息,且测试样本数据呈现“小子样”、“不完备”的特点,研究以FMEA报告为基础,获取双边相关性矩阵,利用测试项目和故障模式的相关性强弱和测试顺序构建矢量矩阵,并通过模糊层次分析法和贝叶斯理论获取双边矢量矩阵概率参数,解决测试数据“不确定”、“小子样”、“不完备”情况下的故障定位问题。     

高层次时序电路可靠度估计方法研究进展

时序电路的可靠性问题日益成为人们关注的焦点。讨论高层次时序电路的可靠性评估方法,重点研究分析了贝叶斯可靠性分析方法、多阶段可靠性分析方法和基于概率转移矩阵的时序电路可靠性分析方法。以ISCAS 89基准电路为实验对象,选择几种典型的高层次时序电路可靠性评估方法进行实验和分析。研究结果和实验结果表明,电路的抽象级别越高,评估方法所获得结果的准确性就越低,评估时间开销越小;同一抽象层次上,不同类型的方法相比,仿真模拟方法的准确性高但时间开销大,解析方法省时但准确性较低。     

组合逻辑电路的软错误率自动分析平台

为在设计阶段快速评估集成电路的软错误率,以指导高可靠集成电路的设计,提出一种适用于组合逻辑电路和时序逻辑电路组合逻辑部分的快速软错误率自动分析平台HSECT-ANLY.采用精确的屏蔽概率计算模型来分析软错误脉冲在电路中的传播;用向量传播和状态概率传播的方法来克服重汇聚路径的影响,以提高分析速度;使用LL(k)语法分析技术自动解析Verilog网表,使分析过程自动化,且使得本平台可分析时序电路的组合逻辑部分.开发工作针对综合后Verilog网表和通用的标准单元库完成,使得HSECT-ANLY的实用性更强.对ISCAS'85和ISCAS'89 Benchmark电路进行分析实验的结果表明:文中方法取得了与同类文献相似的结果,且速度更快,适用电路类型更多,可自动分析电路的软错误率并指导高可靠集成电路的设计.     

一种基于概率矩阵的快速运动估计算法

基于块匹配的运动向量估计算法已被多种国际视频编码标准所采用,但其计算复杂度一直是一个研究热点。为了提高运动向量估计算法的速度和精度,提出了一种新的基于概率矩阵的快速块匹配运动估计算法,该算法首先根据之前宏块的运动向量来估计当前宏块各可能的运动向量对应的概率值,以组成和搜索窗口同样大小的概率矩阵,然后依据概率大小限制搜索的次数,以平衡算法的速度和精度。仿真实验结果表明,和标准菱形搜索法相比,该算法在精度略有提高的同时,还有效地提高了搜索效率。     

基于序列图像匹配算法的匹配概率估计

建立了匹配仿真试验的贝努里(Bernoulli)统计模型,根据数字特征法,估计了基于序列图像匹配算法的匹配概率计算公式,证明了该模型的无偏性,并进行了精度分析。并给出了成功匹配的概率分布模型,定义了序列图像匹配算法的匹配概率,通过实例分析了序列图像匹配算法的匹配概率、图像序列数、单幅匹配概率之间的定量关系,为实际图像匹配系统算法、序列数目的选择提供了重要的理论决策依据。     

一种减小DTV接收机DFE误差传播的新算法

对于减少基于残留边带调制（VSB）的数字电视（DTV）接收机的符号间干扰（ISI），尽管判决反馈均衡器（DFE）是一种非常有效的方案，但这种方案由于受误差传播的影响而降低了接收质量。为减少误差传播，提出了一种使用软判决的DFE算法。该优化算法在判决器中使用了双曲正切函数，以改善DFE对抗误差传播的能力。此外，为了加快误差传播的仿真过程，还对反馈部分的抽头权值更新过程做了一个简单而有效的修改。计算机仿真结果表明，新算法对抗误差传播的性能远优于疑符算法，与理想DFE具有近似的表现。     

基于Matlab的时序逻辑电路的实验教学探索

以同步七进制计数器为例,结合Matlab的SimuLink仿真工具箱设计组织了高职《数字电子技术》课程的时序逻辑电路的实验教学内容。通过Matlab仿真技术,让学生形象直观地观察逻辑电路运行时各关键点的波形变化,在加深理解的同时也提高了实验的效果。     

基于截尾估计的概率估计方法

能否以高概率正确重建稀疏信号是压缩感知理论中的重要研究内容。信号的稀疏度及冗余字典原子间的相关特性是研究该内容的关键因素。文中运用累积增量的概念,提出了一种基于截尾概率的累积增量满足约束界的概率估计的方法。运用该方法,判断能否利用选取的测量矩阵正确重构原始信号。通过Matlab仿真,验证了将高斯随机矩阵作为观测矩阵,在OMP重构算法下,可以高概率地正确重构出原始信号,也验证了文中所提方法的合理性。     

基于虚拟可重构平台的时序电路演化设计

目前,电路进化设计是演化硬件研究的主要方向之一。而时序电路由于存在反馈环不便于进行电路描述和软件仿真。文中对时序电路的演化设计方法进行了改进,提出了专门针对时序电路演化的虚拟可重构平台,建立起电路编码与HDL代码的映射关系。应用TEXTIO和MATLAB来辅助仿真测试过程,使测试向量数量巨大、难以处理的问题得到很好地解决。最后调用ModelSim完成了FSM的演化实验。实验结果验证了基于此平台演化时序电路的可行性和有效性。     

基于HDL仿真的同步时序电路演化方法

时序电路存在反馈环,不便于电路描述和软件仿真,很难进行演化。为此,以D触发器和逻辑门为基本单元,构建描述时序电路的全向连接电路网络模型。建立电路编码、电路拓扑与硬件描述语言(HDL)代码文件之间的映射关系,设计由电路编码获取相应HDL代码的方法,利用批处理技术实现电路评估过程的自动运行。四倍分频器电路演化实验结果验证了该方法的可行性与有效性。     

基于概率转移矩阵的社会网络影响最大化算法

现有近似求解影响最大化算法的时间复杂度较高,为此,提出一种扩展的线性阈值模型及其概率转移矩阵,给出该模型的传播过程及规则,设计基于概率转移矩阵的影响最大化算法,并利用贪心方法寻找到k个最具影响的节点。该算法通过矩阵乘积的方法得到,时刻节点之间的影响概率,无需在每个时刻计算所有非活跃节点的边际效益,从而在较短时间内提高运行时的效率,使得在规模较大的社会网络中被影响的节点最多且信息传播范围最广。仿真实验结果表明,在大规模社会网络中,该算法对社会网络节点的影响范围广且时间复杂度低。