罗德与施瓦茨FSW信号与频谱分析仪、RTM／RTO示波器

FSW信号与频谱分析仪。是罗德与施瓦茨公司性能较好的频谱仪。它采用了第四代信号与频谱分析仪的创新设计,其相位噪声比其他分析仪设备低约20dB,达到1GHz载频上－137dBc／Hz;显示平均噪声电平达到169dBm（1Hz．2GHz下）,160MHz解调分析带宽;8GHz上04dB的电平测量准确度;1000次扫描,秒的测量速度;12．1英寸的大触摸屏、清晰排布的图表和智能菜单结构。测量功能强大、应用广泛,例如实现多标准无线分析。能够同时在解调带宽内对多种标准的信号（GSM、CDMA、wCDMA和LTE等）进行分析,     

德州仪器具有动态范围压缩与扬声器保护功能的业界首款立体声D类放大器可提高便携式音频性能 大幅提高手机及个人导航设备的音量与清晰度

<正> 日前,德州仪器(TI)宣布推出一款性能卓越的高级无滤波器立体声 D 类放大器,可在8Ω的负载下实现每通道1.7W 的输出驱动能力,并且相对于传统的 D 类产品提高了整体音量。该款新型放大器整合了可编程动态范围压缩功能(DRC),能够在保护扬声器并避免削波与失真的同     

基于高速片上系统的便携式测振仪

C8051F是完全集成的混合信号片上系统型单片机.本文详细介绍了C8051F021的功能和设计原理,及其在便携式测振仪中的应用,并给出了硬、软件的设计方案.     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

基于FPGA嵌入式系统的研究与应用

针对FPGA自身用户可编程的特性,分析了FPGA嵌入式系统的优势和应用领域,研究了利用FPGA实现嵌入式系统的基本原理和设计方法,重点探讨了其结构的转换难点.通过具体应用,分析了乘法累加驱动滤波器的实现原理和处理过程,设计了FPGA嵌入式系统的具体实现方式.     

同构与异构片上多核系统的演进过程

系统级芯片是高端电子系统的核心,而片上多核系统是近年来系统级芯片的主要实现形式。近十年来,片上多核系统一直是数字集成电路领域的热点,经过众多研究者的不断努力诞生了大量很有意义的研究成果。但由于片上多核系统的研究者背景和应用领域不同导致发展演进过程较为复杂而难以理解。为减少这一问题的影响,总结了片上多核系统的演进历史与现状,并对片上多核系统未来的发展提出了一些看法。     

依托罗德与施瓦茨公司的测试与测量设备，韩国电信将在首尔启用LTE

慕尼黑2011年10月20日电／美通社亚洲／——韩国电信计划于2011年11月在首尔启动其首个商业化LTE网络,罗德与施瓦茨公司将提供必要的测试与测量设备。     

十六位单片机IP研究与FPGA实现

随着集成电路IC的快速发展,SoC已成为超大规模集成电路的发展趋势和新世纪集成电路的主流。由于其电路具有高复杂性,为了满足缩短开发周期和降低成本的要求,SoC的设计实现必须采用基于IP复用的设计方法。IP核的开发是SoC这种设计方法的关键和基础。本文主要以现在广为使用、功能强大的十六位单片机为模型,介绍可复用IP核的设计方法和流程,采用Verilog硬件描述语言,并用FPGA实现。     

一种基于AHB总线的高速存储访问机制的设计与实现

系统芯片中的高速IO设备一般需要直接存储访问（DMA）功能的支持，以减轻处理器的负担，提高系统性能和IO性能．考察了片上系统总线和DMA访问机制的特性，设计实现了一种基于AHB总线的高速存储访问机制，采用专门的接口支持以太网络接口与系统主存之间的数据传输．在总线接口的设计中提出了总线访问的优化策略，并给出了一种确定FIFO设计参数的分析方法．实验结果表明，该访问机制提高了数据传输速率，有效地支持系统芯片的网络应用．     

基于NiosII的嵌入式USB主机设计与研究

提出了一种基于SoPC的嵌入式USB主机的设计方案,将NiosII软核处理器嵌入到FPGA,控制USB主控制器SL811HS实现USB的点对点的数据传输,体现了其设计的先进性,并通过一个实例,详细地说明了USB主机在信息安全领域的简单应用,测试结果表明该方案的实用性和有效性。     

基于MSP430F677xIEPU片上系统智能电表的研究与应用

目前,电能表大多采用MCU(MicroControllerUnit)作为核心,需要外挂众多的功能模块,存在安全性、稳定性等隐患,难以满足现阶段智能电网对电能表的需求。基于片上系统的智能电表,将众多功能模块集成到片上,提高了智能电表的性能,缩短了开发周期。通过对基于德州仪器推出的MSP430F677xIEPU智能电表的设计,阐述了基于片上系统的智能电表的优势和应用前景。     

SoC的模块生成与选择算法研究

随着集成电路设计复杂度的提高以及产品投放市场的周期要求越来越短,传统的集成电路设计方法不再满足要求,因此SoC应运而生．SoC就是指在芯片上用若干个已有的宏模块来搭建一个复杂的系统,于是固定模块的生成和选择问题成为系统设计者关注的焦点．利用系统本身的规律性可以生成一些出现频数较高的模块,然后选择一些模块嵌入在系统中,以达到优化系统的目的．深入分析了几种模块生成和模块选择算法,并比较了这几种算法的优缺点．     

基于NiosⅡ的嵌入式USB主机设计与研究

提出了一种基于SoPC的嵌入式USB主机的设计方案,将NiosⅡ软核处理器嵌入到FPGA,控制USB主控制器SL811HS实现USB的点对点的数据传输,体现了其设计的先进性,并通过一个实例,详细地说明了USB主机在信息安全领域的简单应用,测试结果表明该方案的实用性和有效性.     

德州仪器加强客户自动驾驶体验减少碰撞事故

2013年10月18日．德州仪器（TI）于北京宣布推出整合创新VisiorlAccelerationPac的TDA2x汽车片上系统（SoC）产品系列,帮助客户创建高级驾驶员辅助系统（ADAS）,其不仅有助于减少路上碰撞事故发生,而且还可实现自动驾驶体验,     

新型薄膜片状39—2M电阻

美国模拟器件公司（ADI）日前发布三款SigmaDSP数字音频处理器系列新品，针对高级电视和音频系统（例如高清电视）以覆多媒体播放器的“便携式”扬声器系统等对时间和成本敏感的消费类应用。新产品包括处理器ADAV400、ADAU1701以覆ADAU1702。     

基于ARM的最小应用系统设计与开发

采用RISC(Reduced Instruction Set Computer,精简指令集计算机)架构的32位ARM(Advanced RISC Machines)微控制器,具有低功耗(内核工作电压一般为1.8V)、高性能、运算速度快(一般以MIPS为单位)、执行效率高等优点。本文采用Atmel公司的ARM920T内核的32位ARM微控制器AT91RM9200,实现其最小应用系统的硬件设计和软件开发;完成系统的调试和仿真。     

国产微处理器与以太网控制器IP的集成方法

针对如何使用现有IP资源加速国产微处理器产业化的问题,提出一套将OPENCORES组织提供的以太网控制器IP同国产微处理器集成的工程方法,其中包括如何建立微处理器与以太网控制器IP的硬件和软件接口,以及相关的测试程序和环境。给出了硬件结构图及关键路径分析。采用逻辑仿真与物理仿真的方法,证明该集成方法的有效性。     

声纹认证前端音频预处理SOPC设计

针对声纹身份认证一体化设计需求,基于SystemVue和Quartus Ⅱ平台,利用DSP Builder技术,在EP2C35F芯片上完成了用于声纹特征提取的前端音频预处理模块的SOPC设计。主要通过SystemVue设计数字音频滤波器参数,然后结合Simulink平台完成基于线性相位结构和分布式(DA)算法的低通滤波器结构设计,最后通过Signal Compiler转换为HDL语言完成设计。实验结果表明,系统可以有效限制音频信号的带宽,减少带外噪声;利用DSP Builder设计具有线性相位结构和DA算法的滤波器,设计周期短,占用逻辑资源少,其运算速度有很大提高;MATLAB理论计算也验证了设计的正确性。     

基于wb_conmax的Wishbone二级总线设计与应用

SoC技术是嵌入式系统设计中重要的设计方法,而在SoC系统中如何将各种IP核互联在一起对嵌入式设计效率影响极大。对常见的片上总线进行比较后,选用OpenCores组织的Wishbone总线进行设计。提出了基于OpenCores组织发布维护的wb_conmax的Wishbone二级总线设计。通过对Wishbone总线的二级扩展,使得SoC系统能够更方便地集成多个IP,同时为低功耗要求的设计提出了功耗优化的策略。通过对基于AEMB的最小SoC系统在两种系统结构下的应用分析,验证了二级总线结构对于低功耗设计的可行性。