用神经元MOS结构实现的一种新型匹配滤波器

在神经元MOS基本工作原理的基础上,提出了一种新型的匹配滤波器结构,并对具体电路进行了分析.与传统的匹配滤波器相比,具有结构简单的优点,大大减少了器件数目.最后给出了测试芯片的结果,验证了电路的可行性.     

用神经元MOS结构实现的一种新型匹配滤波器

在神经元MOS基本工作原理的基础上,提出了一种新型的匹配滤波器结构,并对具体电路进行了分析.与传统的匹配滤波器相比,具有结构简单的优点,大大减少了器件数目.最后给出了测试芯片的结果,验证了电路的可行性     

四端浮地零器实现及应用

四端浮地零器是一种新型的电流模式有源器件，本文综述了该器件在RC正弦振荡器、有源滤波器和阻抗仿真方面的应用。     

用于WCDMA系统的一种新型神经元MOS复数匹配滤波器

提出了一种新型神经元MOS复数匹配滤波器结构,用于实现WCDMA系统中复四相扩频调制信号的解扩运算.主要对关键电路进行了分析,与线性运算器件实现的复数匹配滤波器电路相比,具有结构简单的优点,大大降低了器件数目,HSPICE仿真结果验证了该电路结构的可行性.     

数字差动匹配滤波器技术在PN码捕获系统中的应用

重点介绍了数字差动匹配滤波器(DDMF)的结构和原理，提出了一种采用DDMF进行PN捕获的方案。研究结果表明：此方案能实现快速捕获，与传统的数字匹配滤波器(CDMF)相比能节约硬件资源。     

匹配滤波器的多相实现

本文介绍了匹配滤波器在直接序列扩频通信系统的同步捕获中的应用，研究了数字匹配滤波器的实现方法，提出了基于多相分解的实现结构。与传统的直接实现形式和折叠滤波器等改进形式相比，多相形式具有占用资源少的优点。     

一种基于FBFTFN的电压模式通用滤波器设计

本文提出了一个用全平衡四端浮地零器实现的电压模式二阶通用滤波器结构，该电路具有多滤波功能、固有频率ω0独立调节、很低的无源灵敏度、低功耗、适合干模数混合集成电路、不用任何匹配就能实现全通功能等特点，PSPICE仿真证实了此电路结构的可行性。     

用于雷达和卫星的匹配滤波器

表面波器件、电荷转移器件和大规模数字集成元件使得一些复杂而有效的匹配滤波器得以实现。本文中,G.N.鲁宾逊用一些例子说明了匹配滤波器的不同形式和用途。     

二阶余数保留型DDA递归数字滤波器的研究

本文提出一种新型增量调制(DM)递归数字滤波器,它采用改进的DDA积分器和DDA比例器实现。讨论了用二阶余数保留的DDA器件实现的一阶、二阶滤波器及其级联的情况,分析了各种情况的性能,并同其它结构递归型数字滤波器的性能作了比较。本文结果均由计算机模拟所证实。     

SAW匹配滤波器和数字相关器的设计与实现

介绍SAW匹配滤波器的基本结构和设计，基于FPGA设计的数字相关器，对前端模数／转换器在采样采得的数据进行希尔波特变换，再与本地序列做相关运算，最后将相关结果送给DSP，供DSP做进一步的处理。阐述了FPGA内部子模块的功能和设计实现方法，对所设计的FPGA数字相关器进行了仿真和校验，结果达到了设计要求。     

可变长度的数字匹配滤波器的原理与设计

数字匹配滤波器具有很强的信号处理能力，是通信系统中常用的一种部件。文中介绍可变长度的通用数字匹配滤波器的原理与设计。     

DMB-T传输系统中扩频码快速捕获研究

讨论了DMB-T传输系统中基于匹配滤波器的扩频码快速捕获算法,针对传统匹配滤波器占用硬件资源大的缺点,提出了一种新的多停顿捕获方案.新方案在匹配滤波器结构和算法上进行了优化,在原有硬件规模的基础上扩充了系统的捕获验证功能,降低了虚警概率,缩短了捕获时间.结合同步捕获系统框图分析了各个模块的功能和实现方法,并通过Modelsim仿真和FPGA硬件平台测试,验证了方案的可行性和先进性.     

Differential matched filter architecture for spread spectrumcommunication systems

The authors present a new digital matched filter architecture: digital differential matched filter (DDMF), that employs novel schemes to reduce the number of multiplications and accumulations (M and A). Theoretical analysis shows that the DDMF saves half of the M and A hardware in comparison with the conventional filter, and maintains identical processing gain. This makes the proposed DDMF more suitable for direct sequence spread spectrum (DSSS) communication systems and low power VLSI implementations     

一种基于差分匹配滤波的高效捕获算法

扩频接收机系统中,载波的捕获是衡量系统性能的重要指标。当系统接入多路叠加并行信号时,若需要在二维对信号进行捕获,所需捕获时间、所耗资源和接收机功耗将成倍增加。文中针对此问题,提出了一种基于差分滤波器的分集接收方案,大幅降低了系统资源的占用,从而减少了功耗、成本和捕获时间。利用伪随机码的双极性和差分滤波结构减少了所用加法器的数量,并结合对伪随机码并行分集的结构,在多路中对滤波结果进行复用。通过对传统快速相关捕获算法、快速捕获算法、频率相关法以及文中基于差分滤波的并行分集结构进行了复杂度对比。其结果显示,基于差分滤波的并行分集结构在节省资源、提高效率上均具有较大优势。     

适用于短码捕获的匹配滤波器的实现结构

扩频码（伪随机码,PN码）捕获是扩频通信中扩频码同步的一个重要环节,基于匹配滤波器的捕获方法具有捕获时间短的优势,比较适合短码的捕获和实时通信的场合。为解决数字匹配滤波器资源占用多的问题,根据扩频码取值的双极性特性,针对数据过采样的应用场合,提出了一种基于FPGA实现的数字匹配滤波器的结构。该结构为两级滤波器形式,无乘...     

并行数字匹配滤波器的设计

介绍了匹配滤波器原理,分析了匹配滤波并行处理的算法,提出了一种适合高速处理的并行数字匹配滤波器的设计方法。使用Matlab软件进行了仿真,根据仿真结果证明了此设计方法可行。给出了利用可编程门阵列(Field-Programmable Gate Array,FPGA)实现16阶高速并行数字匹配滤波器的方案,指出了实现的要点。在系统中进行了性能测试,结果表明,采用该并行处理算法实现的数字匹配滤波器适合高速信号处理。     

WCDMA系统中匹配滤波器的FPGA实现

WCDMA中规定了小区搜索的时隙同步过程采用匹配滤波器的方法实现,本论文主要研究匹配滤波器原理及FPGA实现结构。     

DS-SS数字匹配滤波器原理及实现方法

讨论了用于直接序列扩频数字匹配滤波器(DMF)的结构和基本原理,以及采用FPGA和DSP实现的有关技术问题。