三端口64位处理器的VLSI设计

引入多端口处理器的概念并介绍三端口６４位ＡＬＵ及其旋转器的设计方法。为了提高处理器的工作效率，在ＡＬＵ的每个输入端口设置适当容量的ＲＡＭ是一种新的尝试，文中介绍了ＡＬＵ端口ＲＡＭ寄存器及其管理电路的设计方法，为了适应Ｗｉｎｍｄｏｗｓ环境中的多媒体数据的地址分级管理，本文提出“整地址”概念，并相应定义了ｑｗｏｒｄ地址和ｂｙｔｅ地址。文中也介绍了基于分级管理概念的地址发生器的设计方法以及如何使用两个地     

三端口64位处理器的VLSI设计

文章引入多端口处理器的概念并介绍三端口６４位ＡＬＵ及其旋转器的设计方法，为了提高处理器的工作效率，在ＡＬＵ的每个输入端口设置适当容量的ＲＡＭ是一种新的尝试。文中介绍了ＡＬＵ端口ＲＡＭ存储单元及其管理电路的设计方法，为了适应Ｗｉｎｄｏｗｓ环境中的多媒体数据的地址分级管理，作者提出“整地址”概念，并相应定义了ｑｗｏｒｄ地址和ｂｙｔｅ地址。文中也介绍了基于分级管理概念的地址发生器的设计方法以及如何使用两     

双端口RAM的并口设计应用

IDT7132/7142是一种高速2k×8双端口静态RAM ,它拥有两套完全独立的数据、地址和读写控制线。文中分析了双端口RAM(DPRAM)的设计方案 ,并以IDT7132/7142为例介绍了双端口RAM的时序、竞争和并行通讯接口设计以及在雷达仿真平台中的应用。     

基于FPGA的级联结构FFT处理器的优化设计

为了减少级联结构FFT处理器对缓冲存储器需求量,提出一种基于FPGA用基-16和基-2、基-4、基-8组合的混合基算法实现FFT处理器的设计方案。在1 024点FFT处理器的实现过程中,用优化的基-4蝶形运算核搭建了级联结构的基-16蝶形运算核,并将对同一个地址进行读和写的双端口RAM和乒乓结构的单端口RAM结合使用,从而在不增加逻辑单元使用和保证运算速度的情况下,大大减少了存储单元的使用量。     

一种嵌入式系统芯片的处理器桥设计

文章针对系统芯片中IP核的可重用设计要求，讨论了在系统芯片中处理器的概念，并给出在以SISD向处理器为基础的嵌入式系统芯片中处理器桥（包括地址端口与数据端口）的设计。     

基于FPGA技术的存储器设计及其应用

本文介绍了基于FPGA技术的存储器构造方法,重点介绍利用库函数构造双端口RAM的方法。进而结合高速数据采集的特点,详细介绍了双端口RAM,以及配合双端口RAM工作需要而涉及到的地址发生器、读写控制逻辑等外围电路在FPGA中的实现。     

基于功能复用的高性能ALU设计

算术逻辑单元(ALU)是处理器中不可或缺的重要部分,可以进行两输入逻辑和加减法运算.设计了一款通用数字信号处理器中使用的高性能ALU.提出了一种高效的逻辑与算术运算复用的电路结构,提高复用度的同时,减少了ALU的面积.并提出一种融合进位选择和超前进位加法器结构的优化进位链设计,该进位链可以提高加法器的速度,并同时支持数字信号处理器的双16位运算.     

一种面向RS码的卷积交织与解交织器的设计

采用了构造计数器来生成SRAM的读写地址的方法,设计了一种符合DVB-C标准,面向RS（204,188）码的卷积交织和解交织器．交织深度为12,单元深度为17。这种卷积交织和解交织器结构简单,性能良好,由于采用了单端口RAM,所以比一般的采用双端口RAM的设计节省了30％的电路面积。     

具有超级计算机功能的CMOS DSP芯片

本文介绍了美国德克萨斯州仪器公司的TMS320C30数字信号处理器组织结构,指令系统和典型应用.TMS320C30数字信号处理器能实现快速浮点数学运算,并提供了大的在片RAM和ROM空间、高速指令缓冲器、DMA控制器、多地址发生器和支持高级语言编程.高度的并行操作和能达到33MFLOPS的处理速度,为DSP展示了广泛的应用前景.     

可编程浮点数字信号处理器LS-DSP数据路径的设计

LS-DSP是针对航天数字信号处理应用而开发的32位可编程浮点数字信号处理器。本文讨论LS—DSP数据路径的设计,即ALU、乘法器、数据地址产生器三大功能单元的设计。在ALU的设计中,本文采用了一种新的前导0／1判断逻辑结构,其AT2比传统并行方式减少了约15．3％。在乘法器设计中,本文采用了一种新的尾数乘法阵列组织结构,其 AT2比传统的Wallace树结构减少了约12％。为了使LS-DSP更好的支持数字信号处理应用,本文提出了支持顺序、倒位序、循环三种数据寻址计算的数据地址产生器生成算法。LS-DSP现已投片成功,其采用0．5um三层金属布线CMOS工艺制造,面积6．2×6．7mm2,主频为50MHz。     

基于无冲突地址生成的高性能FFT处理器设计

提出一种基于存储器交织架构的FFT处理器设计方法,并且针对基-8FFT提出一种无冲突地址生成算法,数据按帧进行操作。每个存储器均划分为8个独立的存储体,通过对循环移位寄存器译码,蝶式运算单元并行无冲突读写操作数,8通道输入数据进行并行的复数乘法运算。每级运算引入完全流水,减少了运算的时钟周期开销,同时推导出局部流水线设计必须满足的不等式条件。输入、输出存储器采用乒乓操作,按帧轮换,FFT运算连续输入、输出,采样频率与系统工作频率一致,具有很好的实时性,运算精度通过块浮点得到保证。该设计方法可以扩展至基-16FFT处理器设计。     

一种高速实时定点FFT处理器的设计

本文讨论了采用FPGA和ASIC硬件实现高速实时FFT处理器的设计方案，作者在这种高速FFT设计时选择的特点基于Radix4DIT算法、采用乒乓RAM的设计思路以及级与级间采用流水结构，另外由于FFT基4运算的复杂性，所以在设计基4运算单元、数据通道中串并转换、运算数据的立齐、颠倒位序、双地址发生等方面也有一些特点。整体上考虑是；尽可能地能够进行高速的FFT运算，本文针对1024点、16bits位长、定点数、复数点进行运算；考虑到芯片外围接口的问题，希望外围能够尽量方便用户使用，所以在外围数据、状态和控制线上比较精简，从而把复杂的控制部分转移到芯片内部实现。     

双口RAM在图像处理系统中的应用研究

基于图像处理系统实时性和大数据量冲突的问题,提出了在图像处理系统中使用双口RAM的方法。介绍了双口RAM的功能和特点,以IDT70V09芯片为例给出了图像处理系统中应用双口RAM的系统架构设计、硬件接口设计、系统软件设计以及FPGA和DSP对双口RAM操作软件的详细设计,并针对双口RAM的端口争用问题与解决方法进行了详细讨论,对系统的印制板设计和电路调试提出了建议。最后对图像处理系统进了功能测试,证明了采用双口RAM设计的系统的稳定性和可行性。     

Board-level built-in self-repair method of RAM

This paper describes the method of built-in self-repairing of RAM on board, designs hardware circuit, and logic for the RAM’s faults self-repairing system based on FPGA. The key technology is that it utilizes FPGA to test RAM according to some algorithm to find out failure memory units and replace the faulty units with FPGA. Then it can build a memory that has no fault concern to external controller, and realizes the logic binding between external controller and RAM. Micro Controller Unit (MCU) can operate external RAM correctly even if RAM has some fault address units. Conventional MCS-51 is used to simulate the operation of MCU operating external memory. Simulation shows FPGA can complete the faulty address units’ mapping and MCU can normally read and write external RAM. This design realizes the RAM’s built-in self-repairing on board.     

A second-generation digital signal processor

The architecture, implementation, and applications of the TMS32020, a second-generation VLSI digital signal processor, are described. The processor has many special features which provide a significant advance over previous VLSI digital signal processors. Its multiprocessor capabilities further distinguish it, allowing for much more flexibility in overall system design. The architecture of the device allows a dual bus structure to be maintained on-chip, while external bus hardware requirements are minimized via the multiplexing of these buses externally. Some of the notable features incorporated onto the device include two large on-chip RAM blocks, large external program/data address spaces, single-cycle multiply/accumulate instructions, hardware and instructions for efficient memory management, and a versatile multiprocessor interface.     

Design of a 3780-point IFFT processor for TDS-OFDM

This correspondence presents a design of 3780-point IFFT processor for TDS-OFDM terrestrial DTV transmitter using FPGA. It demonstrates the algorithm design and error analysis of the processor, which can achieve a throughput of 7.56M complex IFFT operations per second. This design meets the signal-to-quantization noise ratio requirement of the TDS-OFDM system. It consists of two FPGA and one dual-port RAM. The data stream pipeline algorithm is implemented     

一种无线局域网专用高性能FFT处理器设计

针对基8算法提出一种无冲突地址生成方法,设计了802.11a专用FFT处理器,整体采用流水处理,实现了一种高性能FFT硬件架构,各级RAM采用乒乓操作,每个RAM均由8个独立的SRAM存储体组成,通过对循环移位寄存器译码,蝶算单元并行无冲突读写RAM操作数,8通道输入数据并行处理,每级运算所需的时钟周期大幅度降低.FFT运算连续输入、输出,数据运算精度通过块浮点得到保证.整体具有高速、高精度的特征.本文提出的无冲突地址生成方法也可以扩展至高点数FFT的应用.     

KISS-16V2: a one-chip ASIC DSP solution for GSM

Outlines the requirements for the various digital signal processing functions of the pan-European digital mobile cellular telephone system in terms of computational power and RAM and ROM capacities, and describes a digital signal processor (DSP) solution which is able to integrate all of these digital baseband functions for a hand-held terminal onto one VLSI chip. The KISS-16V2 processor, a low-power CMOS 16-b DSP, is optimized for digital telecommunications, especially for Groupe Speciale Mobile (GSM). A power-down mode together with the capability of memory and multiplier standby operation make this DSP well suited for handheld devices. A design strategy based on the extensive use of cell compilers and synthesis tools reduces the design of further DSP derivations to a minimum.<>     

基于ARM和DSP的微机线路保护装置

在微机线路保护中,利用数字信号处理器（DSP）高效快速的数字信号处理能力和嵌入式先进的精简指令集芯片机器（ARM）处理器强大的以太网通信功能,采用DSP＋ARM9的双中央处理器（CPU）的硬件结构,两者之间采用双口随机存储器（RAM）进行数据交换。软件设计基于嵌入式Linux操作系统,移植了Bootloader、内核,构建了Ramdisk的根文件系统,并移植了应用程序。     

WIMAX系统中可配置FFT/IFFT的设计与实现

针对WIMAX系统中变长子载波的特点,通过采用流水线乒乓结构,以基2、基4混合基实现了高速可配置的FFT/IFFT。将不同点数的FFT旋转因子统一存储,同时对RAM单元进行优化,节约了存储空间;此外对基4蝶形单元进行优化,减少了加法和乘法运算单元。仿真和综合结果表明,设计满足了WIMAX高速系统中不同带宽下FFT/IFFT的要求。