Cadence发布首款具备端到端并行处理流程的Encounter数字实现系统

Cadence设计系统公司日前推出了Cadence Encounter数字实现系统（Digital Implementation System）,它是一个可配置的数字实现平台,在整个设计流程中完全支持并行处理,提供了难以置信的可调整性。该系统还带来了一个新的超高效的核存储架构,可提供单CPU操作的更高性能、更高容量的设计收敛。使用这个新系统,设计师们实现了设计时间、设计闭合的显著提高,以及先进数字和混合信号产品更快的上市时间。     

Encounter数字实现系统

Cadence Encounter数字实现系统（Digital Implementation System）是一个可配置的数字实现平台,在整个设计流程中完全支持并行处理,提供了优秀的可调整性。该系统还带来了一个新的超高效的核存储架构,可提供单CPU操作的更高性能、更高容量的设计收敛。除了改进的性能和容量,Encounter数字实现系统还提供了硅虚拟原型、     

芯邦采用Cadence Incisive Xtreme III系统提升SoC验证实效

Cadence设计系统公司近日宣布,芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系统来加速其RTL设计流程,并为下一代数字消费和网络芯片提供了一个验证流程。     

Cadence最新套件推动系统级封装设计主流化

近日．Cadence设计系统有限公司宣布推出业界第一套完整的能够推动SiPIC设计主流化的EDA产品。Cadence解决方案针对目前SiP设计中依赖“专家工程”方式存在的固有局限性．提供了一套自动化、整合的、可信赖并可反复采用的工艺以满足无线和消费产品不断提升的需求。这套新产品包括Cadence Radio Frequency SiP Methodology Kit、两款新的RF SiP产品（Cadence SiP RF架构和Cadence SiP RF版图）以及3款新的数字SiP产品（Cadence SiP数字架构、Cadence SiP数字信号完整和Cadence SiP数字版图）。     

CADENCE最新套件推动系统级封装设计主流化

法国尼斯CDNLive大会消息：Cadence设计系统有限公司宣布推出业界第一套完整的、能够推动SiP IC设计主流化的EDA产品。Cadence解决方案针对目前SiP设计中依赖‘专家工程’的方式存在的固有局限性，提供了一套自动化、整合的、可信赖并可反复采用的工艺，以满足无线和消费产品不断提升的需求。这套新产品包括Cadence Radio Frequency SiP Methodology Kit，两款新的RFSiP产品（Cadence SiP RF架构和Cadence SiP RF版图）以及三款新的数字SiP产品（Cadence SiP数字架构，Cadence SiP数字信号完整和Cadence SiP数字版图）。     

Cadence Encounter数字IC设计平台增加了200个新客户

Cadence设计系统公司宣布，在过去的24个月里，在其快速增长的Cadence Encounter数字实现IC设计平台的用户名单中又增加了200多个客户。去年12月加入到其产品组合的Cadence Encounter数字实现系统（EDI System）正被更广泛采用。     

Cadence解决方案助力创意电子20nm SoC测试芯片成功流片

全球电子设计创新领先企业Cadence设计系统公司宣布,设计服务公司创意电子(GUC)使用CadenceEncounter数字实现系统(EDI)和Cadence光刻物理分析器成功完成20 nm系统级芯片(SoC)测试芯片流片。双方工程师通过紧密合作,运用Cadence解决方案克服实施和可制造性设计(DFM)验证挑战,并最终完成设计。     

Cadence发布了针对90纳米设计参考流程

Cadence设计系统公司日前宣布,一个合格的设计参考流程通过了可用性验证,该参考流程可与IBM-Chartered90纳米工艺平台兼容。Cadence设计参考流程可与由Artisan公司为IBM-Chartered跨平台设计合作计划提供的IP无缝结合。在同IBM公司的共同开发下,基于Cadence Encounter数字IC设计平台的RTL-to-GDSII设计参考流程在整个设计链中都实现了优化。它为芯片设计师们完成从RTL到硅晶片的SoC设计提供了可预测的途径。该设计参考流程融合了Cadence当前的主流技术,包括Encounter RTL Com piler?全局综合器、EncounterTest?解决方案以…     

恩智浦半导体采用Cadence新的Encounter数字实现系统加速业界第一款45nm数字电视处理器的设计周期

全球电子设计创新领先企业Cadence设计系统公司宣布，恩智浦半导体采用了新的Cadence Encounter数字实现系统（EDI System）及其无缝的可制造性（DFM）设计技术。来确保它先进的45nmPN×85500数字电视处理器芯片的可靠生产，同时生产力得到了显著加速。     

系统级封装设计套件实现系统级IC与封装的协同设计

系统级封装设计套件包括Cadence Radio Frequency SiP Methodology Kit、两款新的RFSiP产品（Cadence SiP RF架构和Cadence SiP RF版图）以及三款新的数字SiP产品（Cadence SiP数字架构，Cadence SiP数字信号完整和Cadence SiP数字版图）。     

创意电子运用Cadence ETS大幅提高设计生产力

电子设计创新领导厂商Cadence益华计算机宣布,创意电子（Global Unichip Corporation,GUC）已经采用Cadence益华计算机的Cadence Encounter Tlming System（以下简称ETS）,让以Encounter数字设计实现系统（EDI System）为基础的设计流程,所产生设计收敛时程大幅缩短。由于采用了完善整合的signoff解决方案．创意电子能够缩短芯片实现（Silicon Realization）的前置时间,并降低试产时程所带来风险。     

Cadence推出面向半导体设计的SaaS解决方案

Cadence设计系统公司近日推出为半导体设计而准备的SaaS。这些通过实际制造验证的、随时可用的设计环境,可以通过互联网访问,让设计团队迅速提高生产力。并降低风险和成本。Cadence Hosted Design SolutionS可用于定制IC设计、逻辑设计、物理设计、高级低功耗、功能验证和数字实现。     

Cadence解决方案助力创意电子20纳米SoC测试芯片成功流片

Cadence设计系统公司宣布,设计服务公司创意电子(GLJC)使用Cadence Encounter数字实现系统(EDI)和Cadence光刎物理分析器成功完成20纳米系统级芯片(SoC)测试芯片流片。双方工程师通过紧密合作,运用Cadence解决方案克服实施和可制造性设计(DFM)验证挑战,并最终完成设计。在开发过程中,创意电子使用     

Cadence推出面向半导体设计的解决方案——Hosled Design Solulions更快高效地实现生产力

Cadence设计系统公司宣布推出为半导体设计而准备的服务式软件（SeaS）。已通过实际制造验证的、随时可用的设计环境,可以通过互联网访问,让设计团队可以迅速提高生产力,并降低风险和成本。Cadence Hosted Design Solutions可用于定制IC设计、逻辑设计、物理设计、高级低功耗、功能验证和数字实现。     

CADENCE推出面向半导体设计的SaaS解决方案

Cadence最近宣布推出为半导体设计而准备的服务式软件（Saas）,这些通过实际制造验证的,随时可用的设计环境,可以通过互联网访问,让设计团队可以迅速提高生产力,并降低风险和成本,Cadence Hosted Design Solutions可用于定制IC设计,逻辑设计,物理设计,高级低功耗,功能验证和数字实现     

Cadence通过基于模型的有变化意识的设计技术加快高级IC的量产速度，实现“设计即所得”

全球电子设计创新领先企业Cadence设计系统公司2007年9月10日发布了一系列用于加快数字系统级芯片（SoC）设计制造的新设计产品。这些新功能包含在高级Cadence SoC与定制实现方案中，为了“设计即所得”（WYDIWYG）的建模和优化。这可以带来根据制造要收能力，便于晶圆厂的签收。在硅谷的CDNLive!用户会议上，Cadence向领先的半导体设计者和经理们展示了自己的45nm设计流程。[第一段]     

Cadence端到端设计解决方案帮助UPEK整合无缝的全芯片设计流程

电子设计创新领先企业Cadence设计系统公司宣布生物指纹安全解决方案领先厂商UPEK,Inc．已经整合其设计漉程,并选择Cadence作为其全芯片数字、模拟与混合信号设计的唯一全套供应商。此举再次肯定了Cadence在为当今最具创新产品提供端到端设计解决方案方面的领先地位。     

SaaS帮助IC设计公司提高生产力降低风险和成本

Cadence设计系统公司于近日推出了为半导体设计而准备的服务式软件（SaaS）。这些通过实际制造验证的、随时可用的设计环境,可以通过互联网访问,让设计团队可以迅速提高生产力,并降低风险和成本。Cadence Hosted Design Solutions可用于定制IC设计、逻辑设计、物理设计、高级低功耗、功能验证和数字实现。     

Cadence发布针对IBM——特许工艺的90纳米设计流程

Cadence设计系统公司近日宣布，一个合格的设计参考流程通过了可用性验证，该参考流程可与IBM-Chartered 90纳米工艺平台兼容。Cadence设计参考流程可与由Artisan公司为IBM-Chartered跨平台设计合作计划(design enablement program)提供的知识产权(IP）无缝结合。     

基于模型的设计技术加快45nm IC的量产速度

Cadence公司在CDNLive!用户会议上展示了45nm设计流程,其Cadence Encounter数字设计平台7.1版为设计阶段中关键的制造变化提供了"设计即所得"的建模和优化功能.