TiSi_2 Polycide LDD MOS工艺研究

本文着重研究了０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＮＭＯＳ器件工艺技术．用ＲＩＥ刻蚀获得了０．６μｍ严格各向异性的精细结构２分析研究表明ＴＥＯＳＳｉＯ２膜厚ｔｆ、多晶硅栅的剖面倾角θ是影响侧壁宽度Ｗ的重要因素，经优化后可控制Ｗ为０．３０～０．３２μｍ；在Ａｌ与Ｓｉ之间引入一层ＴｉＮ／Ｔｉ复合层作为Ａｌ－Ｓｉ间的扩散势垒层，获得了良好的热稳定性．上述工艺技术已成功地应用于０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＥ／ＤＭＯＳ３１级环形振荡器的研制，其平均缴延迟为３１０Ｐｓ（０．２９ｍＷ／级），工作电压     

自对准外延CoSi_2源漏接触CMOS器件技术

ＣＯ／Ｔｉ／Ｓｉ或ＴｉＮ／Ｃｏ／Ｔｉ／Ｓｉ多层薄膜结构通过多步退火技术在Ｓｉ单晶衬底上外延生长ＣｏＳｉ２薄膜，ＡＥＳ、ＲＢＳ测试显示ＣｏＳｉ２薄膜具有良好均匀性和单晶性．这种硅化物新技术已用于ＣＭＯＳ器件工艺．采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）技术淀积氮氧化硅薄膜，并用反应离子刻蚀（ＲＩＥ）技术形成多晶硅栅边墙．固相外延ＣｏＳｉ２薄膜技术和边墙工艺相结合，经过选择腐蚀，可以分别在源漏区和栅区形成单晶ＣｏＳｉ２和多晶ＣｏＳｉ２薄膜，构成新型自对准硅化物（ＳＡＬＩＣＩＤＥ）器件结构．在Ｎ阱ＣＭＯＳ工艺     

自对准硅化物CMOS／SOI技术研究

在ＣＭＯＳ／ＳＩＭＯＸＳＯＩ电路制作中引入了自对准钴（Ｃｏ）硅化物（ＳＡＬＩＣＩＤＥ）技术，研究了ＳＡＬＩＣＩＤＥ工艺对ＳＯＩＭＯＳＦＥＴ单管特性和ＣＭＯＳ／ＳＯＩ电路速度性能的影响．实验表明，采用ＳＡＬＩＣＩＤＥ技术能有效地减小ＭＯＳＦＥＴ栅、源、漏电极的寄生接触电阻和方块电阻，改善单管的输出特性，降低ＣＭＯＳ／ＳＯＩ环振电路门延迟时间，提高ＣＭＯＳ／ＳＯＩ电路的速度特性．     

自对准硅化物SOI／CMOS技术研究

在ＳＯＩ／ＣＭＯＳ电路制作中引入了自对准钴硅化物（ＳＡＬＩＣＩＤＥ）技术，研究了ＳＡＬＩＣＩＤＥ工艺对ＳＯＩ／ＭＯＳＦＥＴ单管特性和ＳＯＩ／ＣＭＯＳ电路速度性能的影响。实验表明，ＳＡＬＩＣＩＤＥ技术能有效地减小ＭＯＳＦＥＴ栅、源、漏电极的寄生接触电阻和薄层电阻，改善单管的输出特性，降低ＳＯＩ／ＣＭＯＳ环振电路门延迟时间，提高ＳＯＩ／ＣＭＯＳ电路的速度特性。     

高速BiCMOS工艺研究

研究开发了一种准２μｍ高速ＢｉＣＭＯＳ工艺，采用自对准双埋双阱及外延结构．外延层厚度为２．０～２．５μｍ，器件间采用多晶硅缓冲层局部氧化（简称ＰＢＬＯＣＯＳ）隔离，双极器件采用多晶硅发射极（简称ＰＳＥ）晶体管．利用此工艺已试制出ＢｉＣＭＯＳ２５级环振电路，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｐｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力为０．６２ｎｓ／ｐＦ．明显优于ＣＭＯＳ门．     

2英寸GaAs快速热退火技术研究

为配合２０００门ＧａＡｓ超高速门阵列及ＧａＡｓ超高速分频器等２英寸ＧａＡｓ工艺技术研究，开展了２英寸ＧａＡｓ快速热退火技术研究。做出了阈值电压为０～０．２Ｖ，跨导大于１００ｍＳ／ｍｍ的Ｅ型ＧａＡｓＭＥＳＦＥＴ和夹断电压为－０．４～－０．６Ｖ，跨导大于１００ｍＳ／ｍｍ的低阈值Ｄ型ＧａＡｓＭＥＳＦＥＴ。     

AlGaAs／InGaAs功率PHEMT用异质材料的计算机优化与器件实验结果

借助一新的工艺模拟与异质器件模型用ＣＡＤ软件──ＰＯＳＥＳ（Ｐｏｉｓｓｏｎ－ＳｃｈｒｏｅｄｉｎｇｅｒＥｑｕａｔｉｏｎＳｏｌｖｅｒ），对以ＡｌＧａＡｓ／ＩｎＧａＡｓ异质结为基础的多种功率ＰＨＥＭＴ异质层结构系统（传统、单层与双层平面掺杂）进行了模拟与比较，确定出优化的双平面掺杂ＡｌＧａＡｓ／ＩｎＧａＡｓ功率ＰＨＥＭＴ异质结构参数，并结合器件几何结构参数的设定进行器件直流与微波特性的计算，用于指导材料生长与器件制造。采用常规的ＨＥＭＴ工艺进行ＡｌＧａＡｓ／ＩｎＧａＡｓ功率ＰＨＥＭＴ的实验研制。对栅长０．８μｍ、总栅宽１．６ｍｍ单胞器件的初步测试结果为：ＩＤｓｓ２５０～４５０ｍＡ／ｍｍ；ｇｍ０２５０～３２０ｍＳ／ｍｍ；Ｖｐ－２．０－２．５Ｖ；ＢＶＤＳ５～１２Ｖ。７ＧＨｚ下可获得最大１．６２Ｗ（功率密度１．０Ｗ／ｍｍ）的功率输出；最大功率附加效率（ＰＡＥ）达４７％。     

300门CMOS／SIMOX门阵列容错ASIC电路的研制

本文简要地介绍了３μｍＣＭＯＳ／ＳＩＭＯＸ门阵列的设计和制作技术。利用３００门门阵列母片成功地实现了容错计算机系统专用总线输出选择逻辑电路ＳＥＬ。其性能达到了用户要求，平均单级门延迟时间为２．６ｎｓ，输出驱动电流为２．４ｍＡ．     

新品快递

三星电子开发出整套ＡＤＳＬ核心芯片制造技术三星电子成功研发了用于ＡＤＳＬ网络设备核心芯片组的技术———离散多音频 (ＤＭＴ,ＤｉｓｃｒｅｔｅＭｕｌｔｉ-ＴｏｎｅＭｏｄｕｌａｔｉｏｎ)处理器集成电路、控制器集成电路以及用于制造传输速度可达８Ｍｂｉｔ／ｓ的数字调制解调器模拟前端 (ＡＦＥ ,ＡｎａｌｏｇＦｒｏｎｔＥｎｄ)集成电路。目前 ,市场上大部分ＡＤＳＬ芯片组都是由０．２５μｍ技术制造而成 ,工作电压为２．５Ｖ ,而三星开发出的ＡＤＳＬ芯片组是由０．１８μｍＣＭＯＳ技术制造而成 ,可以在１．８Ｖ的电压下工作 ,节省…     

P埋层技术研究

介绍了在Ｓｉ￣＋注入的ｎ－ＧａＡｓ沟道层下面用Ｂｅ￣＋或Ｍｇ￣＋注入以形成ｐ埋层。采用此方法做出了阈值电压０～０．２Ｖ，跨导大于１００ｍＳ／ｍｍ的Ｅ型ＧａＡｓＭＥＳＦＥＴ，也做出了夹断电压－０．４～－０．６Ｖ、跨导大于１００ｍＳ／ｍｍ的低阈值Ｄ型ＧａＡｓＭＥＳＦＥＴ。     

2英寸GaAs快速热退火技术研究

为配合２０００门ＧａＡｓ超高速门列及ＧａＡｓ超高速分频器等２英寸ＧａＡｓ工艺技术研究，开展了２英寸ＧａＡｓ快速热退火技术研究，做出了阈值电压为０～０．２Ｖ，跨导大于１００ｍＳ／ｍｍ的Ｅ型ＧａＡｓＭＥＳＦＥＴ和夹断电压为－０．４～－０．６Ｖ，跨导大于１００ｍＳ／ｍｍ的低阈值Ｄ型ＧａＡｓＭＥＳＦＥＴ。     

用强流金属离子源研究Ti－Si化合物的形成

利用金属蒸汽真空弧（ＭＥＶＶＡ）离子源引出强流Ｔｉ离子注入单晶硅，当ＭＥＶＶＡ源引出电压为４０ｋＶ，束流密度达到１００μＡ／ｃｍ２，Ｔｉ离子剂量为５×１０１７／ｃｍ２，Ｔｉ离子注入单晶硅可得到Ｃ５４－ＴｉＳｉ２的注入层，且薄层电阻低于３．０Ω／□．本文用束流热效应讨论了形成硅化物的机理．     

0．1μm栅长的CMOS电路门延迟为11．8Ps

０．１μｍ栅长的ＣＭＯＳ电路门延迟为１１．８Ｐｓ据《ＮＩＫＫＩＥＬＥＣＴＲＯＮＩＣＳ》１９９３年第１２—２０期报道，１９９３年１２月６～８日在美国召开的国际电子器件会议（ＩＥＤＭ）上，美国ＡＴ＆Ｔ贝尔实验室，ＩＢＭ公司，日本富士通研究所和东芝研究开发...     

适用于MPEG2标准的二种VLSI模块设计

本文提出了ＭＰＥＧ２视频解码器主要功能模块的专用ＶＬＳＩ结构．其中包括一种新的适用于ＭＰＥＧ２标准的ＩＤＣＴ实现方法，对于８点一维ＩＤＣＴ，只用７个变量乘常系数乘法器和１０个加／减法器，在４个时钟周期内能处理完８点数据；通过合理分配画面存储结构，提出了一种新的流水线的运动补偿预测结构．用ＶＨＤＬ语言进行仿真，并用１．０μｍＣＭＯＳ单元库进行综合，满足ＭＰＥＧ２ＭＰ＠ＭＬ视频解码的实时处理要求     

150万门的ASIC

１５０万门的ＡＳＩＣ日本ＬＳＩ逻辑公司推出一组５００ｋ系列的ＡＳＩＣ，它包含三个品种，门阵列ＬＣＡ５００ｋ，１００万门；封闭固定连接陈列ＬＥＡ５００ｋ，单元基区ＬＣＢ５００ｋ，１５０万门。该公司采用３Ｖ、０．５μｍＣＭＯＳ工艺、栅长０．３５μｍ、４层...     

用于1．2μmCMOS70MS／sADC阵列中的一种10位5MS／s逐次逼近ADC单元

用于１．２μｍＣＭＯＳ７０ＭＳ／ｓＡＤＣ阵列中的一种１０位５ＭＳ／ｓ逐次逼近ＡＤＣ单元＝Ａ１０－ｂｉｔ５ＭＳ／ｓｓｕｃｃｅｓｓｉｖｅａｐｐｒｏｘｉｍａｔｉｏｎＡＤＣｃｅｌｌｕｓｅｄｉｎａ７０ＭＳ／ｓＡＤＣａｒｒａｙｉｎ１．２μｍＣＭＯＳ［刊，英］／Ｙ...     

采用CoSi2 SALICIDE结构CMOS/SOI器件辐照特性的实验研究

讨论了ＣｏＳｉ２ＳＡＬＩＣＩＤＥ结构对ＣＭＯＳ／ＳＯＩ器件和电路抗γ射线总剂量辐照特性的影响。通过与多晶硅栅器件对比进行的大量辐照实验表明,ＣｏＳｉ２ＳＡＬＩＣＩＤＥ结构不仅可以降低ＣＭＯＳ／ＳＯＩ电路的源漏寄生串联电阻和局域互连电阻,而且对ＳＯＩ器件的抗辐照特性也有明显的改进作用。     

高速BiCMOS工艺研究

研究开发一种准２μｍ高速ＢｉＣＭＯＳ工艺，该工艺采用乍对准双埋双阱及外延结构。外延层厚度２．０－２．５μｍ，器件间采用多晶硅缓冲层局部氧化隔离，双极器件采用多晶硅发射极晶体管。利用此工艺试制出ＢｉＣＭＯＳ２５级环振，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｑｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力 ０．６２ｎｓ／ｐＦ，明显ＣＭＯＳ门。     

OmniStar~(TM) AM-OMNI-LOA/19D双输出光放大器

ＯｍｎｉＳｔａｒＴＭＡＭ┐ＯＭＮＩ┐ＬＯＡ／１９Ｄ双输出光放大器１产品特征●两个光输出口●每个输出口＋１６ｄＢｍ发射功率●低噪音，可靠的ＥＤＦＡ（掺饵光纤放大器）技术●插入即用，并可实现远程状态监测２产品应用ＡＭ－ＯＭＮＩ－１５５０ＬＯＡ／１９Ｄ光放...     

脉冲激光沉积铌酸锶钡铁电薄膜及其性能表征

利用脉冲激光沉积（ＰＬＤ）技术在ＭｇＯ、ＬＳＣＯ／ＭｇＯ衬底上在位制备了铌酸锶钡（ＳＢＮ）铁电薄膜,发现ＳＢＮ薄膜在ＭｇＯ、ＬＳＣＯ／ＭｇＯ衬底上均呈（００１）择优取向。用扫描电子显微镜（ＳＥＭ）和原子力显微镜（ＡＦＭ）表明ＳＢＮ薄膜的晶粒细小致密,铁电微畴尺寸约为２００ｎｍ。ＳＢＮ薄膜的剩余极化强度为１８．６μＣ／ｃｍ２,矫顽场为２２．３ｋＶ／ｃｍ。