共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
这里将要叙述在一个单块基片上制造一个16×16位乘法器的设计、制造和测试。设计的这个片子,是用在一个体积小,速度快、多用途的处理机上。该处理机是为航空上应用研制的。这个乘法器是按2的补码数字系统设计的,以便同该处理机相一致。这个片子特有输出信号三状态缓冲器,和输入信号保留寄存器。这样的特点,不仅容许系统中的外引线可以分时,而且容许片子的信号引线分时,因而总的引线数减到32条数码线,4条控制信号线,加上几条电源和接地线。图1表示最普通的重复单元方案。通过这个方案的研究,能确定设计这种线路同大多数以前的电路的重要区别,就是每个部件的输出没有恢复逻辑电平。其原因是上升时间不可线 相似文献
3.
4.
文中介绍了二进制数的CSD(Canonic Signed-Digit)编码技术;针对目前CSD编码大都是用软件预先求得或基于查找表实现,本文设计了一种有/无符号二进制数的CSD码快速转换的电路结构,其速度快、占用资源少.该编码电路用于乘法器中可以减少一半的部分积数目,文中设计了一种16位有/无符号的乘法器,其采用了Wallace加法树和超前进位加法器,整个设计用Verilog HDL语言实现了RTL描述,并在Altera公司的FPGA上进行了实验验证,结果表明该乘法器是可行性的. 相似文献
5.
一种32位全定制高速乘法器设计 总被引:2,自引:0,他引:2
对乘法器的多种实现方式作了综合比较,分析并实现了一种32位全定制高速乘法器,该乘法器与Synopsys Design Ware相应的乘法器相比速度快14%左右.最后对ASIC设计者选择不同用途的乘法器提供了相应的准则. 相似文献
6.
我们采用中国科学院上海冶金所与我所共同研制的ECL全译码256×1组件组装的存储插件,容量为256字×16位。在模型机上地址工作方式下,取数时间达31ns。模型机的最高工作频率达到65ns。-5V 电源的工作范围可变化±10%。模型机设有较复杂的硬件自检逻辑对存储插件进行检查。存储插件在模型机上连续考验了440小时,没有出错。通过实验和考验证明,这种全译码 RAM 256×1组件及用其组装的存储插件。达到了预定的设计指标。本文对如何使用这种256×1全译码存储器作一介绍。 相似文献
7.
采用了一种改进的基—4 BOOTH编码方案,设计了一种高速32×32-b定/浮点并行乘法器。乘法器电路利用CPL逻辑来实现。通过对关键延时路径中的(4:2)压缩器和64位加法器的优化设计,可以在20ns内完成一次乘法运算。乘法器的设计由0.45um的双层金属CMOS工艺实现,工作电压为3.3V,用于自适应数字滤波运算中。 相似文献
8.
9.
设计并实现17×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法、Wal-lace树型结构以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径,通过构造驱动能力更为完备的单元以实现关键路径中每一级门功效相等,从而得到最短路径延时。将TSMC 90 nm标准单元库扩展得到扩展单元库,使用两个单元库版图分别实现数字乘法器,基于扩展单元库实现的乘法器速度提升10.87%。实验结果表明,基于标准单元库扩展的半定制设计方法可以有效提升电路的性能,这种方法尤其适用于电路负载过大的情况。 相似文献
10.
11.
本文设计了适用于SOC(System On Chip)的快速乘法器内核。通过增加一位符号位,可以支持24×24无符号和有符号乘法。在乘法器的设计中,采用了改进的Booth算法来减少部分积的数目,用压缩的Wallace Tree结构将产生的部分积相加以减少关键路径的延时。该电路通过Hspice仿真最大延迟达到9.32ns,从而获得较高的速度和性能。 相似文献
12.
13.
32位无符号并行乘法器的设计与实现 总被引:1,自引:0,他引:1
在基4的Booth算法得到部分积的基础上,采用了优化后的4:2压缩器的Wallace树对部分积求和,最后用CPA得到最终的和。优化下的并行乘法器比传统的CSA阵列乘法器速度快,且延时小。用Verilog进行了功能描述,并用ISE9.2对其进行了综合。 相似文献
14.
15.
16.
17.
如何以合理的代价构造尽可能高速的低功耗的乘法器,尤其是位数较宽的乘法器(如32~*32,54~*54和64~*64等)是微处理器数据通路设计中极其重要的环节。文中使用一种折衷的补码分段Booth乘法器。经过论证,最后通过布局布线后的结果看出,补码分段Booth乘法器规模小,速度高,非常适合低功耗嵌入式应用。 相似文献
18.
基于计算机组成原理课程实践环节的建设,以提高学生实践技能为目的,总结教学经验,应用数字电路设计方法与技巧,考虑可行性,设计一种定点原码一位乘法器的实现方案,包含初始化数据,启动、停止运算,显示运算过程等功能,用以指导教学实践。 相似文献
19.
乘法器是数字信号处理中非常重要的模块。本文首先介绍了硬件乘法器的原理,在此基础上提出了硬件乘法器的设计方法,最后再利用EDA技术,在FPGA开发平台上,通过VHDL编程和图形输入对其进行了实现,具有实用性强、性价比高、可操作性强等优点。 相似文献
20.
设计了一款具有4级流水线结构的16位RISC嵌入式微处理器.针对转移指令,未采用惯用的延迟转移技术,而是通过在取指阶段增加相应的硬件结构实现了无延迟转移.采用内部前推技术解决了指令执行过程中的数据相关.同时通过设置相应的硬件堆栈实现了对中断嵌套和调用嵌套的支持.整体系统结构采用Verilog HDL语言设计,指令系统较完善.在软件平台上的仿真验证初步表明了本设计的正确性. 相似文献