肖特基势垒场效应晶体管的噪声问题

本文对肖特基势垒场效应晶体管的噪声问题作一综述,并推导其噪声系数公式,同时给出几个计算例子。一、肖特基势垒场效应晶体管的噪声等效电路图1和图2示出一般的肖特基势垒场效应晶体管结构图。     

SiC元器件领先投入实际应用

在面向后硅时代的研发中，SiC元器件比GaN元器件领先一步投入实际应用（见图A-2）。英飞凌科技公司已经上市了肖特基势垒二极管，并且在2006年3月又推出功率损耗更少的第二代产品。关于MOS晶体管，日本ROHM公司预定在2006年内开始提供样品。三菱电机公司使用自行开发的MOS晶体管和肖特基势垒二极管构成变频器电路，用于驱动额定功率3．7kW的电动机。并且已经证实，同使用硅元器件时相比，功率损耗大约减少54％。     

用硅-兰宝石结构制成含有5120个二极管的唯读存贮器

美帝奥托奈蒂克斯公司用硅-兰宝石(SOS)结构制成含有5120个二极管的高速阵列,这是一个由40行×128列二极管构成的唯读存贮器。这种组件可在20兆赫下工作,目前市场上速度最快的 MOS 唯读存贮元件的工作频率范围为3～4兆赫。典型的循环时间为50毫微秒(最小值为30毫微秒),存取时间达20毫微秒。有人曾制成肖特基势垒双极唯读存贮     

一种新型高速嵌入式动态随机存储器

基于二维器件模拟工具,研究了一种采用栅控二极管作为写操作单元的新型平面无电容动态随机存储器.该器件由一个n型浮栅MOSFET和一个栅控二极管组成.MOSFET的p型掺杂多晶硅浮栅作为栅控二极管的p型掺杂区,同时也是电荷存储单元.写“0”操作通过正向偏置二极管实现,而写“1”操作通过反向偏置二极管,同时在控制栅上加负电压使栅控二极管工作为隧穿场效应晶体管(Tunneling FET)来实现.由于正向偏置二极管和隧穿晶体管开启时接近1μA/μm的电流密度,实现了高速写操作过程,而且该器件的制造工艺与闪烁存储器和逻辑器件的制造兼容,因此适合在片上系统(SOC)中作为嵌入式动态随机存储器使用.     

MBE制备带超薄P~+AlGaAs基极的GaAs n~+iop~+in~+势垒晶体管

介绍用MBE制备的带超薄P~+Al_(0.2)Ga_(0.8)As基极的GaAs n~+iδp~+in~+体势垒晶体管。该器件除具有平面掺杂体势垒外,其势垒高度还可改变。基一射结偏压和入射光强度都能调节集电极电流。     

SOI反偏肖特基势垒动态阈值MOS特性

将Ti硅化物-p型体区形成的反偏肖特基势垒结构引入绝缘体上硅动态阈值晶体管.传统栅体直接连接DTMOS,为了避免体源二极管的正向开启,工作电压应当低于0.7V.而采用反偏肖特基势垒结构,DTMOS的工作电压可以拓展到0.7V以上.实验结果显示,室温下采用反偏肖特基势垒SOI DTMOS结构,阈值电压可以动态减小200mV.反偏肖特基势垒SOI DTMOS结构相比于传统模式,显示出优秀的亚阈值特性和电流驱动能力.另外,对浮体SOI器件、传统模式SOI器件和反偏肖特基势垒SOI DTMOS的关态击穿特性进行了比较.     

SOI反偏肖特基势垒动态阈值MOS特性

将Ti硅化物-p型体区形成的反偏肖特基势垒结构引入绝缘体上硅动态阈值晶体管.传统栅体直接连接DTMOS,为了避免体源二极管的正向开启,工作电压应当低于0.7V.而采用反偏肖特基势垒结构,DTMOS的工作电压可以拓展到0.7V以上.实验结果显示,室温下采用反偏肖特基势垒SOI DTMOS结构,阈值电压可以动态减小200mV.反偏肖特基势垒SOI DTMOS结构相比于传统模式,显示出优秀的亚阈值特性和电流驱动能力.另外,对浮体SOI器件、传统模式SOI器件和反偏肖特基势垒SOI DTMOS的关态击穿特性进行了比较.     

简讯

存取时间为20毫微秒的3300位的蓝宝石上唯读存储器北美洛克威尔微电子学公司采用蓝宝石上生长硅(SOS)的工艺已制成编码存取时间为20毫微秒的3300位唯读存储器。 SOS存储器采用128×40的二极管矩阵,由激光微型加工机编码而成。在特定位置依照使用者要求移动二极管,这是由穿孔纸带控制。这种3300位唯读存     

高截止频率肖特基二极管仿真模型研究

基于表面沟道型平面肖特基势垒二极管基本结构,采用GaAs 0.15μm伪高电子迁移率晶体管（pseudomorphic high electron mobility transistors, pHEMT）工艺制程,提出了一种垂直沟道长跨度空气桥的肖特基二极管模型.研究了不同阳极直径对肖特基二极管级联电阻的影响,对比分析了不同焊盘间距下肖特基二极管模型的S参数仿真结果,得到最优空气桥长度;仿真了最优焊盘间距下二极管肖特基结的TCAD模型,根据仿真得到的特性曲线提取肖特基二极管的SPICE参数.经实验测试,该二极管具有极低的零偏置结电容,截止频率高达9 THz,仿真结果与实测结果吻合度较高,可用于太赫兹频段上.     

半导体存储器件及其制造方法

本专利发明的一种半导体存储器包含有SOI衬底,在SOI衬底上,半导薄膜制作在半导体衬底上,在它们之间插入一绝缘物膜。由制作在SOI衬底上的MOS开关晶体管形成存储单元结构,江崎二极管制作在MOS晶体管上。这种存储器件还包含由复杂隧道二极管提供的存储单元和由江崎二极管提供的另外存储单元,隧道二极管与半导体衬底上构成场效应晶体管的掺杂区之一连接,而江崎二极管则是     

高电流密度金刚石肖特基势垒二极管研究

报道了一种具有高正向电流密度和高反向击穿场强的垂直型金刚石肖特基势垒二极管器件。采用微波等离子体化学气相沉积(MPCVD)技术在高掺p~+单晶金刚石衬底上外延了一层275 nm厚的低掺p~-金刚石漂移层,并通过在样品背面和正面分别制备欧姆和肖特基接触电极完成了器件的研制。欧姆接触比接触电阻率低至1.73×10~(-5)Ω·cm~2,肖特基接触理想因子1.87,势垒高度1.08 eV。器件在正向-10 V电压时的电流密度达到了22 000 A/cm~2,比导通电阻0.45 mΩ·cm~2,整流比1×10~(10)以上。器件反向击穿电压110 V,击穿场强达到了4 MV/cm。     

砷化镓肖特基势垒光电二极管

美国某公司试制成带宽为100千兆赫的平面型砷化镓(GaAs)肖特基势垒光电二极管.基片是平面的半绝缘性GaAs,在它上面用液相外延法形成0.4微米厚的N~+GaAs层和0.3微米厚的NGaAs层.NGaAs层的自由电子密度为1×10~(17)/厘米~3;对肖特基势垒和     

微波肖特基势垒二极管硅化物工艺技术研究

对微波肖特基中、低势垒二极管硅化物的工艺技术进行了研究。用Ｎｉ－Ｓｉ硅化物作中势垒硅化物,用Ｔｉ－Ｓｉ硅化物作低势垒硅化物。通过设计和工艺实验,得到温度、时间、真空度等取佳工艺技术条件。在保持微波肖特基二极管势垒特征的同时,提高了反向电压,增强了它的稳定性和可靠性。     

用于太赫兹成像的CMOS肖特基二极管三维结构研究（英文）

提出了一种简单、科学、有效的高截止频率肖特基势垒二极管设计方法。通过SMIC 180 nm工艺制备的肖特基二极管的截止频率为800 GHz,分析测试结果和仿真数据优化后的肖特基势垒二极管截止频率可以达到1THz左右。完成了包括天线、匹配电路和肖特基势垒二极管的集成探测器,在220 GHz下其测试响应率可达130 V/W,等效噪声功率估计为400 pW/Hz~(1/2)。完成了陶瓷瓶内不可见液面的成像实验并取得了良好的效果。     

场效应晶体管

所谓场效应晶体管(FET)就是用栅电极来控制源、漏电极之间电流沟道的导电率使电流变化的晶体管,按照栅电极的结构有用pn结形成栅的结型场效应晶体管(JFET),用肖特基势垒形成栅的肖特基势垒场效应晶体管(SB FET)和在绝缘层上形成金属的绝缘栅场效应晶体管(MIS FET)三种。至今为止,FET中进展较快并已实用化的是MISFET,其中主要是绝缘层用SiO_2的MOSFET,这种趋势即使在今后还会继续下去。     

采用场板和边缘终端技术的大电流Ni/4H-SiC SBDs

研究了4H-SiC低缺陷密度外延层的制造和Ni/SiC肖特基势垒二极管的正、反向电学特性。采用了偏8°4H-SiC衬底上台阶控制外延方法进行同质外延,外延温度1580℃,最后得到了低缺陷密度的3英寸外延片。采用了原子力显微镜和扫描电子显微镜进行了测试。在外延片上进行的Ni/4H-SiC肖特基势垒二极管的制造,采用了B+离子注入形成的一个非晶区域作为边缘终端,然后使用经过1000℃下退火10min的PECVD生长的SiO2作为场板介质。最终得到的Ni/4H-SiC肖特基势垒二极管的理想因子为1.03,势垒高度为1.6eV,在反向偏压1102V时,漏电流密度只有1.15×10-3A/cm2。在正向压降3.5V时得到了7.47A的大电流输出,特征导通电阻为6.22Ω.cm2。     

用激光辐照工艺制造肖特基势垒

用CWCO_2激光器辐照Al-Si系统,制成了肖特基势垒。介绍了这些二极管的电特性,其反向击穿电压可与普通的P~+-n结二极管相比较,并具有较大的势垒高度、较小的开启电压和好的整流特性。     

ZnS 二极管的发光与光电特性(中)

低阻 ZnS“理想”肖特基二极管的制备和研究对具有势垒接触金属—半导体结构的肖特基二极管的研究不仅有科研价值,而且也有实际意义。从科学意义来讲,肖特基二极管是一种最简单的结构,在某种程度上它可以作为一种模型,用它来验证理论计算和某些预言是否正确。此外,研究这些结构的必要性还在于有一系列理论和实验工作强调离子键和表面络合物大部份对形成“理想”二极管的重要作用。下一步来比较     

用于太赫兹成像的CMOS肖特基二极管三维结构

提出了一种简单、科学、有效的高截止频率肖特基势垒二极管设计方法。通过SMIC 180 nm工艺制备的肖特基二极管的截止频率为800 GHz,分析测试结果和仿真数据优化后的肖特基势垒二极管截止频率可以达到1 THz左右。完成了包括天线、匹配电路和肖特基势垒二极管的集成探测器,在220 GHz下其测试响应率可达130 V/W,等效噪声功率估计为400 pw/。完成了陶瓷瓶内不可见液面的成像实验并取得了良好的效果。     

10A/600V大功率硅基JBS肖特基二极管的制备

为了弥补传统肖特基二极管漏电流大和反向耐压低的不足,采用栅条P+-N结和肖特基结嵌套形成结势垒肖特基二极管(JBS),终端结构由7道场限环和1道切断环构成。通过模拟确定最优参数后流片试验,同步制备肖特基二极管(SBD)和Pi N二极管作为对比。结果表明:制备的JBS二极管兼备SBD二极管正偏和Pi N二极管反偏的优点。在漏电流密度小于1×10-5A/cm2时,反向耐压达到600 V;正向电流10 A(80.6 A/cm2)时,导通压降仅为1.1V。