国产通用处理器密码算法指令实现研究

介绍了国际主流密码算法AES和SHA,综述了当前主流通用处理器架构的密码算法指令发展现状。为提高国产通用处理器在密码安全领域的性能,设计了面向国产通用处理器的AES和SHA密码算法扩展指令集,实现了能全流水执行的AES和SHA密码算法指令执行部件,并进行了实现评估和优化。该密码算法指令执行部件的工作频率达2.0 GHz,总面积为17 644 μm2,总功耗为59.62 mW,相比软件采用原有通用指令实现,对AES密码算法的最小加速比为8.90倍,对SHA密码算法的最小加速比为4.47倍,在指令全流水执行时可达19.30倍,显著地改善了处理器执行AES和SHA密码算法的性能,有望应用于国产通用处理器并进一步提升国产通用处理器芯片在密码安全应用领域的竞争力。此外,该密码算法指令部件还可以封装成专门用于支持密码算法的IP,应用在密码安全领域的专用芯片中。     

多媒体处理器的SIMD代码生成

通用处理器的SIMD（Single Instruction Multiple Data）多媒体扩展，为提高多媒体应用的性能提供了新的体系结构支持。但目前编译技术对这类指令不能提供很好的支持。本文提出了一个新的SIMD指令生成算法，基于把编译器前端的程序分析和编译器后端的机器信息相结合的思想，采用扩展的treeparsing技术，有效识别程序中的并行操作以生成SIMD指令。基于SUIF（Stanford University Intermediate Format）编译器框架的实验表明，针对一组多媒体kernel，本文提出的算法可平均减少其非SIMD代码47％的cycles。     

Aigis密钥封装算法多平台高效实现与优化

量子计算技术快速发展带来的新挑战使得后量子密码(post-quantum cryptography,PQC)成为当前密码学界研究热点.基于格的密码方案因其安全高效的特性,已经成为后量子公钥密码的主流之一.Aigis密钥封装算法(Aigis-enc)是我国学者自主设计的基于模格上非对称错误学习(A-MLWE)问题的后量子密码算法,是中国密码学会举办的全国密码算法设计竞赛公钥密码算法一等奖获奖算法之一.为了应对量子攻击,维护国家网络空间的长远安全,为未来国家后量子密码算法标准的制定和实际部署贡献力量,对我国自行研发的优秀后量子密码算法进行优化具有重要意义.工作重点关注Aigis-enc算法在不同平台的实现优化,包含高性能平台的快速并行实现与嵌入式低功耗平台的紧凑实现.具体而言,运用单指令多数据流(single instruction multiple data,SIMD)指令,充分优化了Aigis-enc现有AVX2实现,并提供了其首个ARM Cortex-M4平台的轻量级紧凑实现.实现包含4个关键优化点:降低Montgomery约减与Barrett约减汇编指令数目,提升了约减效率;使用裁剪层数的数论变换并优化指令流水调度,加速多项式乘法运算并减少了预计算表存储需求;提供了多项式序列化与反序列化的并行汇编指令实现,加快了编码解码与加解密过程;结合on-the-fly计算与空间复用优化算法存储空间.实验结果表明:提出的优化技术在8核Intel Core i7处理器上可将Aigis-enc算法原始AVX2实现提升25％,且大幅减少了其在ARM Cortex-M4平台的预计算表存储、代码尺寸与运行堆栈占用,对算法的实际应用有重要现实意义.     

一种支持SIMD指令的表驱动的代码选择技术

代码选择在编译器的代码产生阶段是一个十分重要的任务,它的目标就是在与机器无关的中间表示代码和与处理器相关的机器指令之间寻找一种高效的映射方法。为了支持DSP处理器的SIMD指令,在传统的基于数据流树中间表示的代码选择算法的基础上,提出一种基于数据流图（DFG）的代码选择技术,它能在最大限度地挖掘和利用SIMD指令的基础上寻求对整个DFG的最优覆盖。     

比特置换运算单元的设计与实现

比特置换操作在对称密码算法中使用频率非常高,但传统处理器对比特置换操作并不直接支持.为此,美国普林斯顿大学的Ruby B. Lee提出比特置换指令,并证明了比特置换指令对提高通用处理器上实现的密码算法的性能有明显作用[10].本文重点研究比特置换指令的实现技术,提出一种比特置换运算单元的实现算法,并在FPGA上进行验证.     

分簇式VLIW密码专用处理器的编译器后端优化研究

密码专用处理器常采用分簇式超长指令字(Very Long Instruction Word, VLIW)架构,其性能的发挥依赖于编译器的实现.当前对于通用VLIW架构的编译后端优化方案,在密码专用处理器上都有一定的不适应性.为此,本文提出了一种面向密码专用处理器的、同时进行簇指派、指令调度和寄存器分配的编译器后端优化方法.构造“定值-引用”链,求解变量的候选寄存器类型集合交集,确定其寄存器类型;实时评估可用资源,进行基于优先级的指令选择和基于平衡寄存器压力的簇指派;改进线性扫描算法,基于变量的“待引用次数”列表进行实时的寄存器分配.实验结果表明,本方法能够提升生成代码的性能,且算法是非启发式的,减小了编译所需的时间.     

BWDSP SIMD编译的寄存器分配优化技术研究

BWDSP是一款自主设计的国产VLIW(超长指令字)数字信号处理器,支持SIMD技术,其SIMD指令可以在4个宏上同时执行4个32位计算,对寄存器使用有特殊规则,Open64编译器的寄存器分配策略并不适用于这种规则.本文对BWDSP SIMD指令的寄存器分配优化技术进行了研究,并在BWDSP的编译器OCC上得以实现.     

利用流SIMD扩展加速3D曲线网格的流线计算

流线是一种基本的流场可视化技术,计算流线要耗费大量时间,Intel处理器（Pentium Ⅲ,Pentium4）提供流SIMD扩展（SSE）,支持指令 级SIMD操作。3D曲线网格上的流线计算包含速度插值、数值积分、点定位等主要子过程,具有很高的内在SIMD并行性。通过将数据按SSE数据类型组织以及对主要子过程进行SIMD并行化,设计了线流计算的SSE算法。采用向量类库、嵌入汇编两种SSE编码方式分别实现SSE算法,并依据处理器的体系结构优化代码。测试结果表明：SSE大大加速了3D曲线网格的流线计算,向量类库方式比传统计算提高55％左右的性能,嵌入汇编提高75％左右。     

面向VLIW DSP结构的编译器的设计与实现

VLIW编译器实现指令并行性挖掘、相关性检查、指令调度等职能,对VLIW处理器的性能影响较大.本文基于一款VLIW DSP芯片,利用可重定位编译器IMPACT的前端和代码生成器模板,设计和实现了高性能的VLIW编译器.利用伪数据类型和Intrinsic函数结合,在编译器中构建了对SIMD功能的支持.实验结果显示,对比基于GCC版本的编译器,该编译器生成的指令数平均下降42%,并行包数下降30%.     

基于汇编代码的指令调度器的设计与实现

随着嵌入式处理器在各个领域的广泛应用,嵌入式软件的复杂度越来越高.充分发掘嵌入式处理器的性能,需要高级编译优化技术的支持.指令调度是编译器发掘程序指令级并行性的关键技术之一.设计并实现了一个基于汇编代码的指令调度器.实验结果表明,在TECC嵌入式编译器中集成指令调度器后可显著提高程序的性能.     

HTTPS服务器密码算法测试工具设计与实现

该文通过对支持HTTPS的应用服务器的安全性能采取测试的必要性进行分析,以及目前常见的服务器测试工具进行分析,设计并实现了一种对HTTPS服务器的密码算法测试的工具,该工具能够对HTTPS服务器所支持的密码算法进行快速的测试。     

基于椭圆曲线的密码体制

论述了基于椭圆曲线的三类密码体制。第一类体制提供了一种签名和认证的机制。第二类体制在发送方加密信息 ,在接收方解密信息 ,具有加密功能。第三类体制将会产生共享密钥 ,可以保证双方通信的安全性。主要对这三种体制结合具体的算法加以说明 ,从而对基于椭圆曲线的密码体制有一个宏观的把握     

插入随机时延的高阶旁路攻击防御方法

旁路攻击是一种新的密码分析方法,现有的密码算法仍然容易遭受高阶旁路攻击。分析旁路信息的泄露模型与高阶攻击模型,针对AES算法的安全实现,提出一种插入随机时延的高阶攻击防御方法。该方法通过插入随机的冗余指令,降低了内部运算与泄露信息之间的相关性,从而使统计攻击无法成功。通过仿真实验证实该方法能有效地防御高阶旁路攻击。     

抗量子可信计算安全支撑平台技术

随着科技的发展,量子计算机大规模部署逐渐变为可能,基于部分计算困难问题的公钥密码算法将被量子算法有效求解.传统的可信硬件芯片如TCM/TPM等由于广泛使用了RSA、SM3、ECC等公钥密码体制,其安全性将受到严重影响;而绝大部分具有抗量子能力的密码算法并不适配现有TCM/TPM芯片有限的计算能力,因此需要对抗量子可信计...     

OMA DRM标准在嵌入式研发实验中的性能分析

由于数据内容服务在移动业务中起着非常重要的作用,数字版权管理即将成为手持终端一项关键性的部件。对开放移动联盟所定义的数字版权管理开放标准最新版本在手持终端上进行了研发与应用实验,引入了专用硬件模块来处理特定密码学操作,详细分析了其对整体系统性能所起到的重要作用,并对性能指标提升做出了详尽的统计分析。通过对该发布标准的深入分析与探讨,解析了具体实施过程中当受保护数字内容被访问时,相关密码学操作如何被触发及执行过程等细节。通过综合分析分别以软硬件执行特定加解密算法实验后所得到的包括消耗时长在内的统计数据,就能指导架构师在建立系统模型时引入专用硬件处理,从而大大提升系统处理性能及其电池巡航能力。     

基于COS的Hash接口设计与实现

基于片上操作系统(COS)的Hash函数可扩展性较差。针对该问题,提出一种可重构的Hash接口方法。该方法引入面向对象的概念,由Hash算法接口与Hash算法设置接口2个部分组成,利用存储在EEPROM中的Hash算法设置接口对Hash算法接口进行实例化,使之具备密码服务功能。验证结果表明,该方法具有较强拓展性,能够达到预期设计目标。     

基于GPU的密码S盒代数性质评估方法

密码S盒即黑盒,作为对称密码算法中的非线性部件,其代数性质往往决定着密码算法的安全性能。差分均匀度、非线性度及透明阶作为衡量密码S盒安全性质的三个基本指标,分别刻画了S盒抵御差分密码分析、线性密码分析及差分功耗攻击的能力。当密码S盒输入尺寸较大（如S盒输入长度大于15比特）时在中央处理器（CPU）中的求解所需时间仍过长,甚至求解不可行。如何针对大尺寸输入密码S盒的代数性质进行快速评估是目前业界的研究热点。基于图形处理器（GPU）提出一种快速评估密码S盒代数性质的方法。该方法利用切片技术将内核函数拆分至多线程,并结合求解差分均匀度、非线性度及透明阶的特征提出优化方案,从而实现并行计算。测试结果表明,与基于CPU的实现环境相比,基于单块GPU的环境下的实现效率得到了显著的提升。具体来说,计算差分均匀度、非线性度及透明阶所花时间分别节省了90.28%、78.57%、60%,验证了该方法的有效性。     

电网智能单元加密算法效率评估

随着智能电网发展和电力终端设备智能化和网络化的提升,基于TCP/IP协议的数据通信面临着传统的网络安全隐患;智能电网单元是电网控制的关键组成部分,负责电网业务数据的采集处理、控制指令的收发和执行等工作,涉及大量数据传输,如何保证数据的机密性,是电网系统正常运作的关键因素之一;针对智能单元的传输规约和传输数据的特点,通过模拟智能单元计算环境,在保密性需求的基础上,结合智能单元计算资源的实际情况,综合分析电力行业和国内常见密码算法,包括对称算法和非对称算法,从运算时间及稳定性,数据长度相关性,密钥长度相关性和加密模式几个方面对算法的性能进行综合性评估;为不同智能单元的机密性保护尤其是加密算法的选取提供理论基础和实验数据。