任意元胞Timing Driven初始布局算法研究及其实现

本文着重研究了在初始布局阶段考虑系统时延特性的任意元胞的初始布局算法。提出了一种新的线网加权算法,开发了自上而下的加权min-cut算法和自下而上的定位算法。这三个算法有机地结合成一个完整的任意元胞Timing Driven初始布局算法。     

砷化镓集成电路技术的新进展——1998年IEEEGaAsIC国际会议

作为第２０届盛会，１９９８年ＩＥＥＥ砷化镓集成电路国际会议于１１月１日至４日在美国佐治亚洲首府亚特兰大市的ＷｅｓｔｉｎＰｅａｃｈｔｒｅｅＰｌａｚａＨｏｔｅｌ举行，赴会者超过３００人。正式会议共３天，除大会报告外，分１２个专题，共宣读了５６篇论文。分别涉及毫米波放大器、功率放大器、有源器件模型化、高速信号（４０ＧＢ／ｓ）混合电路与大规模集成电路、超高速集成电路、频率变换技术、高集成信号处理技术、车用ＧａＡｓ技术、ＨＢＴ技术、ＦＥＴ技术以及新型高性能电路、新的制造工艺等领域。会议期间还进行了各大公司…     

基于量子元胞自动机的逻辑电路

简述了量子元胞自动机 (QCA)的理论及其逻辑电路的实现方式。每个量子元胞包含两个电子 ,它们通过库仑相互作用与邻近元胞耦合。每个量子元胞上的电荷分布趋于沿两垂直轴的某一轴向分布 ,可以以此来表达二进制信息。用这些量子元胞的阵列来实现各种逻辑门     

超高速专用集成电路的优化和可靠性设计

从电路逻辑方式、功能电流、制作工艺和单元电路结构几方面分析了专用集成电路的优化设计，并结合正交设计技术给出了最佳方案，针对电路常见的各种失效模式，提出了相应的改进措施，作为设计实例，采用正交设计技术对一种时序分配器进行优化和可靠性设计，获得了满意的效果。     

全定制超高速数字集成电路的正向设计

本文论述了全定制数字专用集成电路的正向设计,就超高速数字专用集成电路的系统设计、功能设计、逻辑设计、电路设计、版图设计和工艺设计进行了探讨,提出了一种专用数字集成电路正向设计方法。建立Foundry和ICCAD单元库,是发展数字ASIC正向设计较为理想的方式。     

基于量子元胞自动机容错反相器的设计

分析了由线、反相器、扇出、择多逻辑门等量子元胞自动机组成的基本电路在工艺制造过程中可能存在的故障,基于块择多逻辑门的冗余结构设计思想,设计出具有容错能力的量子元胞自动机反相器,最后利用QCADesigner软件对位于不同输入输出点的极化值进行了仿真研究和验证。结果表明,所设计的反相器结构对称,输入与输出方式多样性,对元胞位移故障和元胞缺陷故障具有较好的容错能力,这将对构成更复杂的大规模QCA集成电路容错的研究具有一定的借鉴意义。     

基于量子元胞自动机容错全加器的设计

为提高新一代纳米器件量子元胞自动机(QCA)电路的稳定性及可靠性,提出了一种容错1位全加器,然后通过QCADesigner软件来仿真分析1位容错全加器,验证了该设计的可行性及它具有较好的容错性,该设计对复杂QCA电路的容错性的研究起到借鉴作用.     

基于量子元胞自动机的模可变计数器设计

模可变计数器是一种功能丰富、灵活性很强的时序逻辑电路。基于一种二维纳米尺度计算范例量子元胞自动机(QCA)设计了一种2位模可变计数器单元电路,该计数器由2个JK触发器和5个基本逻辑门构成。采用置零模式设置了计数器的初始状态,该方法为解决QCA时序逻辑电路设计中输出端随机初始状态的消除问题提供了一条有效途径。在QCA版图设计过程中,通过延迟匹配规则完成了反馈回路的时钟布线。QCADesigner软件仿真结果表明,设计的计数器具有正确的逻辑功能,当两位模式控制信号M2M1为01,10和11时,分别实现了模2、模3和模4计数。     

改进的宏元胞法及其在一维人工周期传输线色散性能提取中的应用

针对传统宏元胞法时效性低通用性弱的缺陷,提出了一种改进的宏元胞法,即将相移常数的多值问题转化为对同一周期结构相位解卷绕起始频点的判定问题,如此可方便地提取出唯一精确的相移常数.由于新方法严格考量了元胞间电磁场的互耦效应,仅需一次仿真或实测便可计算出元胞间存在任意耦合强度的一维人工周期传输线的色散和Bloch阻抗性能.运用新方法提取了经典的非平衡态和平衡态互易非对称微带复合左右手传输线的色散特性,并与传统的本征模式法、解卷绕法和单元胞法的提取结果进行了对比.进一步利用改进宏元胞法和解卷绕法的提取结果分别反演出微带复合左右手传输线的S参数,基于改进宏元胞法解的S参数与全波仿真S参数之间良好的一致性证实了新方法的精确性.     

基于元胞自动机的高速公路收费设计

文章在事故预防、吞吐量、成本等方面分析特定收费广场设计的性能,并运用主成分分析法确定公路收费站的评价模型。在建立评价模型的基础上,利用元胞自动机模型对收费亭数量以及形状等方面进行优化。     

GaAs DCFL超高速集成电路研究

直接耦合场效应逻辑（ＤＣＦＬ）具有简单的结构、良好的速度／功耗性能，是ＧａＡｓＦＥＴＬＳＩ电路中一种重要的逻辑形式。传统Ｅ／Ｄ型ＤＣＦＬ电路具有较低的成品率和较差的温度特性，本文研究了改进的Ｅ／Ｅ型ＤＣＦＬ电路。对Ｅ／Ｄ、Ｅ／Ｅ型ＤＣＦＬ电路的直流、瞬态及温度特性进行了分析、模拟和比较，Ｅ／Ｅ逻辑具有良好的高温性能。经优化设计，最后制作出单门延迟约１００ｐｓ、单门功耗约１ｍＷ的Ｅ／Ｄ和Ｅ／Ｅ型ＤＣＦＬ电路，且Ｅ／Ｅ型电路较Ｅ／Ｄ型电路具有更高的成品率。     

基于神经网络的GaAs微波及高速集成电路CAD技术

介绍了基于神经网络的 Ga As微波与高速电路 CAD方面的研究与开发工作 ,其中包括用神经网络进行器件与电路建模的原理与方法及这一模型在优化与统计分析中的应用。     

群法在宏单元门阵列布局中的应用

为了适应超大规模集成电路自动版图设计的需要，本文提出以改进的群法为基础的宏单元门阵列布局方法，它通过同时考虑单元主单元连接度进行结群，并结合广义力向量松弛法，具有速度快，迭代改善效果明显等特点，本文最后给出实验例子，验证了算法的有效性。     

GaAs超高速集成电路的发展与展望

概述了ＧａＡｓ超高速集成电路的现状与发展趋势,介绍了门阵列、Ａ／Ｄ（Ｄ／Ａ）转换器、ＭＵＸ／ＤＥＭＵＸ以及异质结器件的发展和应用前景。     

20万门CMOS门阵列设计技术

本文主要介绍0.8umCMOS门阵列的设计技术,包括建库技术,可测性设计技术、时钟设计技术、电源、地设计技术、电路结构优化、余量设计技术等,最后介绍了20万门母片及电路的主要参数。     

超高速门阵列及设计

本文简介了超高速门阵列的概念、应用及国内外发展水平。对其布局及布线方法进行了讨论。并给出了典型的超高速门阵列的单元库。     

薄膜全耗尽SOI门阵列电路设计与实现

在Ｄａｉｓｙ系统上设计出通用性强、使用方便的ＳＯＩ门阵列母版及门阵列电路，并采用１．５ｕｍＣＭＯＳ／ＳＯＩ工艺在薄膜全耗尽ＳＩＭＯＸ材料上得以实现，其中包括多种分频器电路和环形振荡器，环振可工作在２．５Ｖ，门延误时间在５Ｖ时为４３０ｐｓ。     

GaAs IC CAD发展现状与趋势

简述了ＧａＡｓＩＣＣＡＤ技术开发应用的现状及发展趋势，提出了我国在ＧａＡｓＩＣＣＡＤ技术开发应用方面的建议。     

GaAs VHSIC的离子注入和快速热退火的均匀性研究

研究了改变注入角、ｐ型埋层注入及红外快速热退火对ＧａＡｓＩＣ有源层均匀性的影响，得到了表面形貌好、大面积均匀性良好的注入掺杂有源层。在２英寸圆片上做出的场效应管无栅饱和电流相对偏差２．３％，器件阈值电压标准偏差９８ｍＶ。用该材料做出了６７２门ＧａＡｓ超高速门阵电路，还做出了工作频率为５ＧＨｚ的除二动态分频器。     

基于FPGA实现的IRFPA探测器驱动电路的设计

介绍了IRFPA(infrared focal plane arrays)探测器驱动电路的系统组成及工作原理,设计采用单片FPGA芯片实现探测器控制及红外图像的预处理,减小了整个系统的设计尺寸,提高了设计的集成度。详细介绍了核心器件FPGA的算法实现,给出了关键模块的设计方法、流程。通过应用于640×512红外焦平面阵列探测器,验证了方法的可性能,成像效果清晰、对比度高,满足后期图像处理的要求。