用于RF ID的EEPROM技术及IP设计

设计了一个1 kb EEPROM IP电路,包括1.2μm EEPROM工艺和EEPROM IP电路的设计。通过对电路结构的改进和对电路的优化设计,达到了低压低功耗的要求,并可以在较大的电压范围内工作。采用与CMOS工艺兼容的1.2μm EEPROM工艺进行流片,降低了生产成本,适用于RF ID系统。     

一种适用于射频电子标签的超低功耗嵌入式EEPROM

采用Chartered 0.35μm EEPROM工艺设计并实现了一个适用于无源射频电子标签的256位超低功耗EEPROM存储器.芯片实现了块编程和擦写功能,并通过优化敏感放大器和控制逻辑的结构,实现了读存储器时间和功耗的最优化.最后给出了芯片在编程/擦写/读操作情况下的功耗测试结果.在电源电压为1.8V,数据率为640kHz时,EEPROM编程/擦写的平均功耗约为68μA,读操作平均功耗约为0.6μA.     

用于定位的低功耗有源RFID标签的设计

本文从有源标签的设计理念出发,针对一般小范围空间RFID定位的需求,根据低功耗、高效率的原则进行RFID标签的设计。系统在硬件上采用了MSP430F2012单片机和nRF24L01射频芯片的低功耗组合;软件上则结合了RFID定位的特点,介绍了有别于一般以识别为主要目的的标签的设计方法,并分析了其软件设计流程以及简单的防冲突能力。通过良好匹配的天线,本设计有效读取距离可达几十米,足以应付一般空间内定位的需求。     

用于定位的低功耗有源RFID标签的设计

本文从有源标签的设计理念出发,针对煤矿井下一般小范围空间RFID定位的需求,根据低功耗、高效率的原则进行RFID标签的设计。系统在硬件上采用了MSP430F2012单片机和nRF24L01射频芯片的低功耗组合;软件上则结合了RFID定位的特点,介绍了有别于一般以识别为主要目的的标签的设计方法,并分析了其软件设计流程以及简单的防冲突能力。通过良好匹配的天线,本设计有效读取距离可达几十米,足以应付一般空间内定位的需求。     

一种40ns 16kb EEPROM的设计与实现

基于0.35μmCMOS工艺,设计并实现了一个3.3V16kbEEPROM存储器。该电路采用2k×8的并行结构体系。通过优化设计灵敏放大器、位线译码和字线充放电等电路,加快了读取速度,典型值仅40ns;通过编程模式和编程电路的设计,提高了编程速度,页编程时间为2ms,等效于每字节62ms。重点研究了片上高压产生电路,提出了一种在不增加工艺难度和设计复杂度的情况下提供良好性能的电荷泵电路。电路的单元面积为11.27μm2,芯片尺寸约1.5mm2。     

无源超高频RFID传感器的低功耗基带电路设计

给出了一个集成温度传感器的无源超高频RFID标签的数字基带电路设计.该标签是基于MIT AUTO-ID中心的Class 0协议设计的.首先从理论上进行分析,然后采用了多种低功耗技术来降低芯片的总功耗.给出了设计、实现、验证的完整流程,用了FPGA开发板验证了设计原型,并且用Chartered半导体公司的1P4M0.35μm工艺流片成功.在2V的电源电压下,除去存储器的逻辑部分电路的功耗为8.9 μW.     

一种基于动态调频的有源RFID低功耗标签设计

针对2.4GHz有源RFID标签的功耗问题,提出了一种动态调频(DFM)的低功耗设计方法.标签采用NXP的LPC1758MCU和TI的CC2520射频芯片,通过改变CPU时钟源、配置PLL值、CPU时钟分频器值来控制CPU频率.根据代码片段运行的特征,自适应地调整CPU时钟频率.实验表明,对比标签CPU动态倍频前后,实现了标签待机功耗减半.     

低功耗UHF RFID标签基带处理器的ASIC实现

设计并实现了一种新颖的超高频RFID标签的基带处理器.该标签以ISO/IEC 18000-6C协议为基础,但在反向链路通信方面,在原协议FM0编码/Miller调制副载波的基础上增加了扩频编码的实现,目的是提高反向链路的通信信噪比.该设计支持协议要求的所有11条强制命令的读写操作,概率/分槽防冲突算法,以及对存储器的读写操作.设计中采用了低功耗技术,显著降低了芯片的平均功耗和峰值功耗.芯片采用0.18 μm6层金属CMOS工艺进行流片,面积为0.5mm2.测试结果表明,芯片消耗功耗约为16μW,最低工作电压为1.04 V.     

一种用于UHF RFID标签的超低功耗数字处理机设计

A new architecture of digital processors for passive UHF radio-frequency identification tags is proposed. This architecture is based on ISO/IEC 18000-6C and targeted at ultra-low power consumption. By applying methods like system-level power management, global clock gating and low voltage implementation, the total power of the design is reduced to a few microwatts. In addition, an innovative way for the design of a true RNG is presented, which contributes to both low power and secure data transaction. The digital processor is verified by an integrated FPGA platform and implemented by the Synopsys design kit for ASIC flows. The design fits different CMOS technologies and has been taped out using the 2P4M 0.35 μm process of Chartered Semiconductor.     

应用于无源UHF RFID传感器接口的低功耗低压转换器设计

为了增加射频识别（RFID）传感器的识读范围,针对无源超高频（ultra high frequency,UHF）RFID标签的传感器接口,提出了一种新的低功耗低压时间数字转换器设计。该传感器接口采用基于游标原理的高效时数转换器,在保证分辨率和转换效率的同时,能够实现较低的功耗和较大的动态范围。采用TSMC 90nm标准CMOS技术设计并制造。测量结果显示相比其他类似结构,提出接口在输入时间范围28.18-42.94 时有效分辨率为10.48bits。采样率为20 KS/s时,转换器转化效率为0.396 pJ/bit,且功耗和电压供应分别仅为3.84 和0.6V,能够有效增强无源UHF RFID压力传感器标签的识读范围。     

An Ultra-Low-Power Embedded EEPROM for Passive RFID Tags

采用Chartered 0.35μm EEPROM工艺设计并实现了一个适用于无源射频电子标签的256位超低功耗EEPROM存储器.芯片实现了块编程和擦写功能,并通过优化敏感放大器和控制逻辑的结构,实现了读存储器时间和功耗的最优化.最后给出了芯片在编程/擦写/读操作情况下的功耗测试结果.在电源电压为1.8V,数据率为640kHz时,EEPROM编程/擦写的平均功耗约为68μA,读操作平均功耗约为0.6μA.     

A 2 Kbits Low Power EEPROM for Passive RFID Tag IC

This paper presents a low power con-sumption and low cost electrically erasable program-mable read-only memory(EEPROM)for radio frequency identification(RFID)ta...     

RFID中EEPROM时序及控制电路设计

RFID系统对电子标签中的存储器有着不同于传统存储器的要求。根据这一特点进一步简化了EEPROM的时序控制,提出了一种适用于RFID系统中EEPROM电路的时序,并在此基础上设计了用于电子标签完成读卡器要执行的命令和对处理数据存储的控制电路,使操作变得更加便捷。该电路设计基于0.35μmCMOS工艺,电源电压为3.3V,仿真结果显示,3.3V电源供电时,擦写编程电流为45μA,读数据工作电流为3μA,读数据周期为300ns,具有低功耗、高速度的特性。     

高兼容CMOS工艺嵌入EEPROM技术

电可擦除只读存储器是非易失性存储器。文章介绍了高兼容常规CMOS工艺的一种嵌入式电可擦除只读存储器设计与工艺技术,对电可擦除只读存储器单元、高压MOS器件的结构与技术进行了研究。研究结果表明,我们设计的0．8μm电可擦除只读存储器单元Vpp电压在13V～15V之间能够正常工作,擦写时间小于500μs,读出电流大于160μA／μm;在普通CMOS工艺基础上增加了BN＋埋层、隧道窗口工艺,成功应用于含嵌入电可擦除只读存储器的可编程电路的设计与制造。     

适用于无源RFID标签芯片的SPNVM优化设计

稳定的非挥发性存储器(Non-volatile memory,NVM)是射频识别标签系统中的重要组成部分,作为系统的信息承载体,用于存储用户或产品的基本信息。NVM的性能和造价是约束其发展的主要因素,为了改善非挥发性存储器的性能和降低其成本,文中基于传统的非挥发性存储器EEPROM,采用UMC 0.18μm标准CMOS工艺,优化设计了一个存储容量为256位高性能低成本的单栅非挥发性存储器,从工作电压、效率、速度和功耗的角度,对存储单元进行了隔离保护处理,改进了电荷泵的升压模块和稳压模块,采用电压检测型灵敏放大器。电源电压1.8V,编程电流为42μA,读电流为2μA,编程时间为5ms/bit,读速率为2Mb/s。     

Embeded EEPROM Memory Achieving Lower Power - New design of EEPROM memory for RFID tag IC

A 2-kb embedded EEPROM memory, operating over a wide voltage range (typically 2.5 V-5 V), was designed and fabricated using the SMIC 0.35-mum 2P3M CMOS embedded EEPROM process. The chip size is about 0.6 mm². The method of adding control transistors improved the static power dissipation. The transient power consumption of the charge pump circuit was greatly reduced by using a slowly varying clock. The proposed SA using a voltage sensing method also significantly improved the read power dissipation. By employing these techniques, a low-power embedded EEPROM memory with 40 muA read current and 250 muA page write current was developed, that achieved much lower power than EEPROM memory designs reported in scientific journals or conferences. This EEPROM memory was used in the ISO/IEC 15693-compatible RFID tag IC project     

Low‐Power 512‐Bit EEPROM Designed for UHF RFID Tag Chip

In this paper, the design of a low‐power 512‐bit synchronous EEPROM for a passive UHF RFID tag chip is presented. We apply low‐power schemes, such as dual power supply voltage (VDD=1.5 V and VDDP=2.5 V), clocked inverter sensing, voltage‐up converter, I/O interface, and Dickson charge pump using Schottky diode. An EEPROM is fabricated with the 0.25 μm EEPROM process. Power dissipation is 32.78 μW in the read cycle and 78.05 μW in the write cycle. The layout size is 449.3 μm × 480.67 μm.     

嵌入式系统中EEPROM接口及控制电路设计

嵌入式串行EEPROM存储器已成为当今许多片上系统解决方案的一个重要组成部分.本研究以以太网接口卡芯片中EEPROM的嵌入式应用开发为例,介绍和提供了一种嵌入式系统中串行EEPROM的接口和控制电路的设计方法.本方法对其他领域EEPROM的嵌入式应用也具有重要的参考意义.     

UHF RFID标签芯片模拟射频前端设计

对射频识别标签芯片系统结构及工作原理进行分析,设计应用于符合ISO18000—6C／B两种标准的UHFRFID标签芯片的模拟射频前端,主要包括整流电路、稳压电路、调制／解调电路、上电复位及时钟产生电路。模拟射频前端芯片采用TSMC0．18μm CMOS混合信号工艺流片验证。测试结果表明,所研制的模拟射频前端性能满足UHF RFID标签芯片系统要求。