SETMOS器件在混沌保密通信中的应用研究

采用拟合法对SETMOS器件的负微分电阻特性曲线进行研究,得到了它的简化模型,通过细胞神经网络（CNN）结构研究了由SETMOS实现变型蔡氏电路的途径,并分析了该电路的基本混沌动力学行为,如相图、分岔及功率谱等;进一步利用自适应反馈法实现了变型蔡氏电路的混沌同步设计,并将其应用到保密通信领域。理论分析和仿真结果验证了电路设计的正确性及有效性。研究结果表明,所设计的混沌同步电路结构简单,易于纳电子器件的大规模集成和应用。     

可编程细胞神经网络硬件实现及应用研究

 本文提出一种模板可编程细胞神经网络的硬件实现方法,设计构成CNN的细胞体电路、A模板电路和B模板电路,组成CNN并进行在图像处理中的应用研究.仿真结果表明,所设计的硬件电路具有结构简单、功耗低、频率特性好、模板参数可编程等特点,可以方便地构成各种规模的CNN,在图像处理应用中具有一定的灵活性和通用性.     

混合SETMOS结构单元及其仿真实现方法

阐述了SETMOS的结构、特性及应用.基于正统理论,分析了几种仿真混合SETMOS电路模型各自的优缺点,并给出了改进的MIB模型的仿真方法,该模型对于混合SETMOS模拟和数字电路的仿真及设计都较为精确.     

基于单电子晶体管图像信号处理应用研究

研究了单电子晶体管的特性，文章提出一种基于单电子晶体管阵列的传输特性实现CNN方法，设计构成CNN。仿真结果表明，所设计的硬件电路具有结构简单、功耗低、频率特性好．将其应用于图像处理具有一定的灵活性和通用性。     

基于快速滤波算法的卷积神经网络加速器设计

为减少卷积神经网络(CNN)的计算量,该文将2维快速滤波算法引入到卷积神经网络,并提出一种在FPGA上实现CNN逐层加速的硬件架构。首先,采用循环变换方法设计行缓存循环控制单元,用于有效地管理不同卷积窗口以及不同层之间的输入特征图数据,并通过标志信号启动卷积计算加速单元来实现逐层加速;其次,设计了基于4并行快速滤波算法的卷积计算加速单元,该单元采用若干小滤波器组成的复杂度较低的并行滤波结构来实现。利用手写数字集MNIST对所设计的CNN加速器电路进行测试,结果表明：在xilinx kintex7平台上,输入时钟为100 MHz时,电路的计算性能达到了20.49 GOPS,识别率为98.68%。可见通过减少CNN的计算量,能够提高电路的计算性能。     

结合多模板的多域卷积神经网络视觉跟踪算法

为了适应视觉跟踪过程中目标外观变化,提高视觉跟踪算法的鲁棒性,本文基于卷积神经网络(Convolutional Neural Network,CNN)并结合多域学习法与多模板管理,提出一种通过树形结构管理多模板的多域卷积神经网络(Multi-Domain CNNs with Multiple Models in a tree structure)视觉跟踪算法.首先使用大量已标记目标位置的视频数据预训练多域结构的CNN,使CNN卷积层可从图像中提取出适用于跟踪任务的特征.然后在跟踪时中对CNN全连接层进行微调以适应跟踪目标,并使用树形结构管理存储不同时间段的目标模板得到模板树.使用模板树综合评价待检测帧,估计目标位置.最后按照一定规则将新模板添加进模板树,完成模板的更新.实验表明,该算法对跟踪过程中目标外观的变化有着良好的适应性,同时多模板可抑制CNN在跟踪时产生的模板漂移问题.     

基于单电子晶体管细胞神经网络的实现方法

基于单电子晶体管(SET)的I-V特性和CNN细胞单元的硬件结构原理，给出了三种基于SET的CNN硬件电路具体实现方法：一是基于SET的库仑振荡特性和CMOS数字电路的设计思想方法；二是根据细胞单元的等效结构分块实现方法；三是基于SET阵列的传输特性实现CNN方法，并重点阐述了后两种SET的CNN实现方法，分析了它们的优缺点。     

混合SETMOS神经元分段线性输出函数的实现

提出了一种结构简单的神经元分段线性输出函数SETMOS实现方式。理论分析了恒流源偏置下单电子晶体管(SET)器件的特性和神经元分段线性输出函数。利用SET和金属氧化物场效应晶体管(MOSFET)混合结构实现了分段线性输出函数电路,并通过仿真分析得到了分段线性特性,提出了具体相应的调节方法,验证了该混合结构功能的正确性。结果表明,该混合电路具有结构简单,nm级特征尺寸,分段线性度好,静态功耗极低,约200nW,驱动负载工作能力强,输出电压可达几百毫伏,易于大规模神经网络电路的实现及应用和集成度的进一步提高。     

面向CNN的高效SRAM存内计算

近年来,卷积神经网络（Convolutional Neural Networks,CNN）在多个领域取得了快速的发展。然而受到传统冯·诺依曼结构中数据的存储模块与运算模块分离的影响,一定程度上限制了CNN性能的提升。本文介绍了一种以12T SRAM(Static Random-Access Memory,SRAM)单元为基础的存内计算结构。用于实现CNN中4bit输入与4bit权重的卷积运算。在CMOS工艺下对设计的电路进行仿真,在2GHz频率下实现了46.1～117.3TOPS/W(Tera Operation Per Second Per Watt,TOPS/W)的能效。     

灰度图像逻辑或运算 CNN 模板的顽健性设计

通过制定灰度图像的逻辑或运算法则,提出一类灰度图像逻辑或运算CNN,它可以在两幅灰度图像的对应像素点上执行逻辑或运算。对GLOGOR CNN的模板进行鲁棒性分析,建立了一个定理,并给出严格的数学证明。只要模板参数满足定理中给出的参数不等式,CNN就能执行逻辑或运算的任务。数值模拟验证了GLOGOR CNN在应用中的有效性及鲁棒性设计定理的可行性。     

Hybrid SETMOS architecture with Coulomb blockade oscillations and high current drive

A hybrid single electron transistor/MOSFET (SETMOS) circuit cell architecture, working as a three-terminal stand-alone device for obtaining SET-like Coulomb blockade oscillations, along with a high current drive ( /spl sim/ /spl mu/A), is proposed. SETMOS characteristics are successfully predicted by analytical models at subambient (-100 /spl deg/C to -150 /spl deg/C) temperature with realistic device parameters. The effect of bias voltages and current on the SETMOS Coulomb blockade oscillations characteristics is critically discussed. It is also demonstrated that the SETMOS can be converted into a unique quasi-periodic negative differential resistance (NDR) device by short-circuiting its gate and drain terminals.     

50 W高功率因数反激式开关电源箝位电路的研究

由于高PF(功率因数)宽电压反激式开关电源的变压器漏感会导致过压尖峰很高,需采用箝位电路吸收.目前常用的三种箝位电路有TD箝位(齐纳箝位)、RCD箝位、TRCD箝位电路,论文分别设计了三种50 W单级PFC的箝位电路.对三种箝位电路的箝位电压波形、EMI、温升和效率进行了测试,测试表明它们的温升、EMI依次降低;RCD和TRCD箝位的电源效率大于TD箝位的.     

扇形分裂漏CMOS磁敏传感器集成电路

介绍了扇形分裂漏磁敏传感器集成电路的设计,并由0．6μm CMOS工艺实现。该集成电路以扇形分裂漏磁敏MOS管作为磁敏传感单元,并包含两次工作模式的开关阵列预处理电路、相关二次取样电路(CDS)和数字控制电路。该传感器集成电路实现了测量磁场的功能,并实现了在屏蔽磁场的工作模式下对噪声信号进行校正的功能,有效地消除了磁敏传感器及其信号处理电路的噪声影响。在工作频率为10 kHz时,磁敏传感器的灵敏度为2．62 V/T。     

体串联电阻对体接触SOI数字D触发器速度特性的影响

在用体接触结构设计的SOI电路中,浮体效应被压制了,但是体串联电阻的存在仍旧在远离体接触的体区产生局部浮体效应。对于数字电路来说,浮体效应会影响他们的速度。本文采用体接触结构设计了数字D触发器,并制造了这种电路,展示了电路的性能。实际器件的输出特性表明了浮体效应的存在。SPICE模拟表明体串联电阻对体接触SOI数字D触发器速度特性有明显的影响。     

Low voltage CMOS Schmitt trigger circuits

Two new low voltage Schmitt trigger circuits are presented which use a dynamic body-bias technique. The first circuit is designed for operation at 1 V. The second circuit, derived from the first circuit, is designed for operation at 0.4 V. Experimental results for the new Schmitt trigger circuits are presented.     

基于量子元胞自动机的奇偶校验系统分块设计

量子元胞自动机(QCA)是一种纳米范围内不含晶体管的计算范例。基于QCA提出了QCA奇偶校验系统电路的分块设计方法。首先设计了异或门、奇偶判断单元,再运用分块设计思想构建了奇数产生电路和奇偶校验电路的结构,所设计的电路拥有尺寸极小和功耗极低等优点,QCADesigner软件仿真结果验证了设计的有效性。     

A study on hyperchaotic system implemented by SETMOS

In this paper, we proposed a hardware implementation method for generating a sandwich hyperchaotic attractor. Based on the negative differential conductance (NDR) characteristic of hybrid single-electron transistor and complimentary metal-oxide-semiconductor (SETMOS) architecture, Saito hysteresis chaos generator (SHCG) was constructed using a cellular neural network (CNN). Complex dynamical behaviors of the hyperchaotic system were investigated by means of bifurcation diagram, Lyapunov exponent spectrum, Poincaré mapping and power spectrum. Numerical simulations verify the theoretical analysis and design method and show that the implemented hyperchaotic circuit works very well.