IDDQ测试技术及其实现方法

ＩＤＤＱ测试是近几年来国外比较流行的ＣＭＳＯ集成电路测试技术。ＩＤＤＱ测试能够２检测出传统的固定值故障电压测试所无法检测的ＣＭＯＳ集成电路内部的缺陷、所以,能够明显提高ＣＭＯＳ集成电路的使用可靠性。本文叙述了ＩＤＤＱ测试的基本原理和ＩＤＤＱ测试在集成电路测试系统上的实现方法及测试实例。     

CMOS电路IDDQ测试电路设计

针对CMOS集成电路的故障检测,提出了一种简单的IDDQ静态电流测试方法,并对测试电路进行了设计。所设计的IDDQ电流测试电路对CMOS被测电路进行检测,通过观察测试电路输出的高低电平可知被测电路是否存在物理缺陷。测试电路的核心是电流差分放大电路,其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间,以检测异常的IDDQ电流。测试电路仅用了7个管子和1个反相器,占用面积小,用PSpice进行了晶体管级模拟,实验结果表明了测试电路的有效性。     

IDDQ测试理论及技术

介绍了ＩＤＤＱ测试的基本概念，原理，测试方法及应用，分析了深亚微米技术给ＩＤＤＱ测试带来的困难和几种可能的解决措施。     

附加静态功耗电流测试与系统设计者的关系

本文论述了温度对器件可靠性的影响、附加静态功耗电流I_(CC△)的概念、I_(CC△)的产生机理以及影响I_(CC△)的内外部因素。提醒电子系统设计者必须对HCT系列电路的I_(CC△)引起重视,确保系统的可靠性。     

裸芯片的IDDQ测试筛选方法研究

IDDQ测试在裸芯片的测试筛选中非常有用,为了获得更高质量与可靠性的产品,许多公司在CMOS生产线中引入了IDDQ测试筛选技术,现在IDDQ测试筛选技术已经作为保证芯片可靠性的重要手段。本文介绍了IDDQ测试筛选技术的重要概念以及其在保证裸芯片可靠性方面的重要作用,并对深亚微米器件中的IDDQ测试筛选方法做了重点介绍。     

高可靠器件电参数测试覆盖性研究

高可靠器件广泛应用于航空、航天等军用领域,由于使用环境恶劣,性能和可靠性要求更高。但由于器件规定的项目（参数）往往不全,测试条件不能覆盖全部使用状态,经常引起整机质量问题。本文从测试项目、测试条件和测试方法3个方面,以实例分析了高可靠半导体器件电参数测试存在的问题,研究了提高测试覆盖性的方法。采用CMOS静态功耗电流（...     

QTAG：静态电流标准监控器的研究进展

为了准备1995年国际测试会议(ITC),质量测试工作组(QTAG)将要正式通过一个静态电流测试(I_(DDQ))的标准监控器。本文说明了QTAG的背景,描述了该工作组在开发和评估新的电流监控器电路时所面临的挑战。本文还提供了几种可能的解决方案。     

深亚微米工艺下芯片的差分静态电流测试分析

在分析深亚微米工艺下芯片的差分静态电流(ΔIddq)测试原理的基础上,提出了一套深亚微米工艺下芯片的ΔIddq辅助测试解决方案.通过样本芯片,检验了ΔIddq测试方法的有效性;并根据检验结果,提出了Δ归一化的改进技术.经验证,这种优化后的ΔIddq辅助测量技术可有效筛选出功能测试不能覆盖的故障类型,提高了测试覆盖率.     

用于IDDQ测试的片内电流传感器

本文首先讨论了设计用于I_(DDQ)测试的片内电流传感器时应该考虑的一些问题,然后介绍了8种较有代表性的片内电流传感器设计方案,并对它们进行了比较,最后提出与片内电流传感器的设计和应用相关的一些课题。     

一种高速片内电流监控器实现

静态电流(IDDQ)测试的实现方法研究是IDDQ测试领域的重要内容之一,高速、高精度是共同追求的目标。通过分析测试向量改变时流过被测电路的电源电流变化情况,得出制约IDDQ测试速度的主要因素。基于此,采用CMOS0.5μm工艺参数、SPICE仿真工具和模拟集成电路设计规则,提出一种快速、高精度的BICS(片内电流监控器)的设计方案。设计中利用辅助的PMOS开关管和延迟电路,有效地解决测试速度问题。设计出的电路达到了100MHz的测试速率、1A测量精度、500mV的最大电源电压降、50μA以上的故障电流检测能力,可以满足一定的实际应用需要。     

低温NMOS器件衬底电流的测试与分析

本文测量了低温(77K)下NMOSFET的衬底电流随偏置电压V_(GS)、V_(DS)和V_(BS)的变化曲线以及衬底电流与应力作用时间的关系。并与常温(300K)下进行了比较。测量结果表明:低温(77K)下NMOSFET的衬底电流比常温(300K)下增大了一个数量级。最后,分析了电场对衬底电流的影响,讨论了低温下衬底电流增大的物理机理。     

万用表测试MOSFET

本文从绝缘门栅型场效应晶体管的结构,工作机理方面分析了用普通万用表测试其外部特性的途径,并提出了一种简单实用的测试方法,为一般电子设备维修人员提供了一项有用的经验。     

集成电路闩锁效应测试

CMOS制程是现今集成电路产品所采用的主流制程。闩锁效应(Latch-up)是指CMOS器件中寄生硅控整流器(SCR)被触发导通后,所引发的正反馈过电流现象。过电流的持续增加将使集成电路产品烧毁。闩锁效应已成为CMOS集成电路在实际应用中主要失效的原因之一。在国际上,EIA/JEDEC协会在1997年也制订出了半静态的闩锁效应测量标准,但只作为草案,并没有正式作为标准公布。我们国家在这方面还没有一个统一的测量标准,大家都是在JEDEC标准的指导下进行测量。文章针对目前国际上通行的闩锁效应测试方法作一个简要的介绍和研究。     

射频识别测试系统集成方案设计

针对目前RFID设备的测试缺乏统一的基准平台,且未能根据RFID设备的差异性综合考虑多个性能指标实现设备选型的最优化问题,提出了一种基于无源RFID传感器标签的网络测控平台方案.     

PLD测试向量应用于IC测试

专用芯片的测试通常对于一般用户是不可能的，但又是非常必要的，本文讲述了以ＡＬＬ－０３通用编程器为基础对某些专用芯片进行测试的原理和方法。     

VXI总线测试系统

ＶＸＩ总线测试系统是一种把计算机技术和测量仪器紧密结合在一起的新型测试系统，它较好地解决了测试领域内存在的速度与组合两大难题，由于它集中了智能仪器，个人仪器和ＩＥＥＥ－４８８总线测试系统的诸多特点，因此在国内外得到 展和推广。本文详细介绍限ＶＩＸ总线测试系统的组成、通信协议以及软件环境等。     

IDDQ测试原理及案例

概论IDDQ测试的演进规律,详解一个芯片IDDQ实测案例,包括测试平台、软件框图和数据分析。