伊利阿克Ⅳ的只读存贮器

引言 由于伊利阿克Ⅳ计算机操作速度高,指令库大和控制集中,所以使用了一个只读存贮器将指令翻译成控制信号。这些控制信号撒播到并联处理机阵列,逐步控制各处理机的操作。有260条指令,每一条都译成一个微序列(微程序)用于选取只读存贮器。每个微序列由1到69个微步(微指令)组成。 只读存贮器是一个晶体管交点矩阵并且是用分离晶体管配置在大型多层板上。存贮器容量是720字(微步)×280位(控制信号),周期时间是50毫微秒。     

位片式高速FFT处理机固件

位片式高速FFT处理机,实际上是一台可进行多种功能计算的专用计算机,用微程序(固件)控制,微指令字长80位,用了分段技术,微程序采用模块结构和流水线方式工作,该机有几十个程序块,组成功能块完成各种功能,对微程序设计进行了优化,使在主要流程中运算器、存贮器和总线处于“忙”态。该机于1983年研制成功,文献[1]介绍了其原理及硬件。     

80386高速缓冲存贮器的设计

Intel 80386微处理器能以每秒处理三、四百万条32位指令的持续速度工作。为发挥386全部潜力,需要一个胜能优越的存贮系统,从而使386能快速存取代码和数据。存贮系统不仅要求速度快,同时为了386能完成在许多大规模应同中存贮程序与数据的需要,存贮量要求很大。这样,系统设计者面临着提供价格合理、大容量高速度存贮器的挑战。微处理器通常使用DRAM.(动态随机存取存贮器),这种存贮器提供了价格合适的存贮,并可在上一代微处理器要求的速度     

差错改正电路的设计

前言目前,作为计算机等信息处理装置的主存贮器,大都使用MOS半导体存贮器。在这些主存贮器中、往往使用差错改正代码(Error Correcting Codes;ECC)。在主存贮器中使用ECC的主要理由如下:1)把半导体存贮器用作主存贮器的最初阶段,效果是很差的。为了提高可靠性,采用了ECC。2)为减少用作主存贮器的每一存贮器集成电路封装的外引线数,采用了一位结     

微程序设计的控制器——面向微程序设计模块化

本文讨论微程序控制器结构的分类问题,并提出适合于实现模块化微程序设计的结构的设想。首先,提出关于微程序控制器的定义,并根据关于控制存贮器寻址机构的见解,提出关于这些控制器结构的分类。然后,提出所设想的控制存贮器地址产生器的结构,这种结构使得在微程序设计中易于完全实现模块化。     

微程序存贮器的结构

微程序设计的中心问题是控制存贮器的结构——用来存贮被执行的微程序。该存贮器的结构,对目标机实现的经济性(时间和存贮空间),对主机结构的复杂性,以及对微程序没计的能力都有很大的影响。本文介绍控制存贮器结构的一些样式,包括微指令字的结构以及不同定时方案对控制存贮器和主机结构复杂性的影响。     

动态微程序设计:处理机结构和程序设计

<正> 一个小的(4~k64位字)读-写“微”存贮器为动态微程序设计处理机的特征。该存贮器的存取时间类似于机器周期(50—100ns)。这个微存贮器用来保存数据和子程序。     

MCM6605A L/L1/L2 MCM6605A P/P1/P2 MOS N沟硅栅4096位动态随机存取存贮器

MCM 6605A 是高速动态随机存取存贮器,具有高性能、低成本,适用于主存贮器、缓冲存贮器和外部存贮器。是按一位4096字编排的,这些存贮器是采用选择氧化 N 沟边硅栅工艺制造的,以使器件的速度、功耗、集成度达到最佳性能。除单个高电平时钟外,所有地址和控制输入是与 TTL 兼容的。全地址译码可作在芯片上,为了使用方便,可与地址寄存器结合起来。整个存贮器的更新是由连续循环通过地址 AO—A4(32周期)的周期完成的。每次最大更新时间是2.0毫秒。     

JPEG2000压缩率控制算法的研究

JPEG2000是一种最新的静止图象压缩标准,此标准采用了很先进的压缩技术使其在压缩性能、渐进传输和灵活性等方面都优于JPEG,并且能够提供优良的压缩率控制功能。通过对压缩率的控制,使码流可在任意位置截断,并可利用截断的码流对图像进行解码,能够很方便地实现图像质量、分辨率的渐进传输。压缩率控制算法对图像压缩质量、编码效率、存贮器占用有直接影响。该文详细阐述了两种压缩率控制算法原理,其中一种是JPEG2000建议的压缩后率失真优化PCRD算法,另一种是优先扫描率分配PSRA算法,并对两种算法在算法复杂度、存贮器消耗和压缩质量进行了比较,最后用实验数据评价了两种算法的有效性。     

电子交换系统的微程序控制自校验处理机的设计

本文叙述了用于控制电子交换系统的一台低成本微程序处理机的内部工作。为了减轻维修难度和进一步提高组装的效率,机器的结构进行了规格化。 已经从数量有限的校验电路和适量的实时消耗得到了高度的并行自校验。所有数据操作设备都是组合的并采用奇偶预测技术来检出所产生的数据的误差。由于处理机的自校验特性,因此可实行具有故障保护的独立操作。 整个机器包括取下条指令在内,都在微程序控制之下。由于指令系统易于修改,因此微程序设计的灵活性可使软件和硬件并行改进。已经设计出一种充分利用存贮器的简单命令结构。外加微指令已被用于并行校验。由于存贮器具有预读能力,因此主存贮器访问时间对微程序周期时间的影响得以消除。 一台实验室样机已于1971年2月作成并开始运行,运算数据表明已满足了设计指标。     

对一台大型计算机存贮器环页保护系统的功能检查

存贮器保护是多道程序和多重处理系统中一项十分重要的、不可缺少的措施,因此对于计算能力较强的大型计算机都要设法对存贮器进行有效的保护。一般采用的保护方法有几种:(1)上、下界保护法;(2)页面保护法;(3)环状保护法,即将整个存贮空间分成若干环,每环给一个特定的环号,通过环号比较来保护主存其余的内容。     

Micro QR和QR码结构附加模式的研究与实现

Micro QR是ISO/IEC 18004:2006标准中提出的一个新特性,结构附加模式是QR码的一种容量扩展特性。经过对现有二维码开源软件的调研,发现目前没有对这两种特性提供支持的。为提供对这两种编码功能的支持,对现有的ISO标准化文档和开源二维码软件代码进行了分析。发现开源软件Zxing的代码有逻辑清晰、方便扩展和良好编码风格等特性。因此,通过对比和研究Micro QR和结构附加模式编码步骤与Zxing的QR码编码实现方法,对Zxing代码进行了修改和扩展,完成了这两种特性的代码实现。使其完全支持Micro QR和结构附加模式的编码,并通过实例程序验证了生成的二维码图像的正确性。     

Micro QR和QR码结构附加模式的研究与实现

MicroQR是ISO／IEC18004：2006标准中提出的一个新特性,结构附加模式是QR码的一种容量扩展特性。经过对现有二维码开源软件的调研,发现目前没有对这两种特性提供支持的。为提供对这两种编码功能的支持,对现有的ISO标准化文档和开源二维码软件代码进行了分析。发现开源软件Zxing的代码有逻辑清晰、方便扩展和良好编码风格等特性。因此,通过对比和研究MicroQR和结构附加模式编码步骤与Zxing的QR码编码实现方法,对Zxing代码进行了修改和扩展,完成了这两种特性的代码实现。使其完全支持MicroQR和结构附加模式的编码,并通过实例程序验证了生成的二维码图像的正确性。     

嵌入式处理器寄存器分配的一种混合演化算法

通用处理器的寄存器分配一般采用图着色的方法.除非考虑特例,优化的图着色是NP完全性问题.因此,传统寄存器分配常利用图着色的启发式算法,并能对规则的RISC处理器生成质量较高的代码.但由于嵌入式处理器不规则的体系结构特征,这种传统寄存器分配方法生成的代码质量不能满足嵌入式领域的要求.本文提出了一种新的遗传算法和局部搜索相混合的元启发式方法,能较好地克服传统寄存器分配的不足.实验结果表明,这种新的算法比传统图着色寄存器分配算法减少约30%spill代码.     

Java代码可重用性的实现策略

在软件开发过程中,代码重用是软件工程师经常会使用的方法。将项目中频繁出现的一些功能相同的代码进行重用,可以使程序更加简练、清晰并易于维护。同时还能把这些实用的代码运用到其他相关项目中,这种重用的代码可以节约开发成本,并能减少重复编码的工作,提高软件编程的生产效率。本文简单总结了几个程序设计开发过程中代码重用的几个常用方法,同时也对代码重用存在的不足进行了分析。     

指令缓冲存贮器的效能分析

<正> 一、引言随着计算机系统的日趋大型化,对主存贮器也提出了更高的要求,即要求存贮器的存取速度快、容量大、成本低。然而,由于受到技术和成本的限制,到目前为止还没有一种存贮器能完全胜任这种要求。因此,在高速计算机中普遍地遇到了高速运算与主存贮器之间在速度上存在差距的矛盾。于是在运算控制中引入了非常复杂的先行控制技术。由于高速小容量存贮器技术的发展,把它作为低速大容量存贮器的补充,分级组合     

MC 68020 32位微处理器介绍

MC68020是Motorola 68000微处理器系列的最新机种,具有独立的32位数据总线和地址总线,是一种全新的32位微处理机,芯片内含有指令缓冲存贮器,动态总线宽度控制,协处理器接口。目标代码与M68000系列兼容,具有新的高级语言寻址方式。 MC68020是一种HCMOS微处理器,在37.5×35.0mm方形管芯上大约有200000只晶体管。时钟频率为16.67MHz(60毫微秒时钟周期),功耗小于1.5瓦,持续处理指令速率为2—3百万条指令/秒,最高处理指令速率大于8百万条指令/秒。 MC68020的组成图1是MC68020的方块图,我们简要介绍其功能。     

基于目标代码大小的指令选择

在传统编译器中,指令选择往往采用动态规划的方法,其目的是优化目标代码性能（减小程序运行时间）。在嵌入式系统中,受到成本的约束,一般只有很有限的存储空间,因此要求目标代码仅可能地小。本文针对具有可变长指令的处理器,以优化代码大小为目的,采用动态规划的方法进行指令选择;相对于优化性能的目标代码,可缩小代码大小的15%
到20%。     

去掉E-mail乱码小秘诀

Ｅ－ｍａｉｌ一般在传送过程中都要对文件进行编码。这是因为Ｅ－ｍａｉｌ只能传送ＡＳＣⅡ码格式的文字信息。ＡＳＣⅡ码为７位代码,非ＡＳＣⅡ格式的文件在传送中必须经过编码工具编成相应的ＡＳＣⅡ码进行传输,接收端在收到后再根据编码规则进行解码。若非如此就会在传输过程中出现编码截位的问题,导致收信方出现乱码。特别是中文内码的文字,属于８位代码,并非标准的ＡＳＣⅡ码形式,由于国内通行的大部分邮件服务器都能够处理ＧＢ内码文件,所以可以直接传送文件而不需要编码,但如果 要将中文邮件发到国外或在不 支持８位（非标准…     

1001机汉明纠错系统

从系统设计角度上提高机器的可靠性、可用性,可维修性这一综合技术已广泛用在大型计算机系统中。1001机是一台中型多功能通用数字计算机,要求结构简单、元件省、稳定可靠。在上述前提下,我们只在可校正技术方面做了一些尝试,取得了较好的效果。 在以往的机器中,广泛采用奇偶校验的方法来校验主存读出信息的正确性,若读出信息奇偶错则进入中断处理,这种方法有一定的局限性,它只能发现奇数位出错且不能纠正。因此校验效果不够理想。根据统计表明,主存贮器一位出错的概率占整个主存贮器出错的80～90％,