亚波长设计中的可制造性验证方法

描述了一种采用分辨率提高技术后用于可制造性设计的验证方法.该方法的目的是验证设计功能与设计目的是否一致,更精确地说,使刻印出来的图像与设计一致.还描述了这种基于模型的验证方法的过程建模,实例说明这种方法的性能.     

亚100纳米级标准单元的可制造性设计

本文介绍了亚100纳米工艺可制造性验证的一组工艺仿真和错误定位技术,制定了标准单元可制造性设计(DFM,Design For Manufacturability)的流程,重点讨论了在亚100纳米工艺条件下标准单元设计中遇到的一些典型可制造性问题,提出了相应的新设计规则和解决方案.依靠以上DFM技术方法,完成了实际90nm工艺标准单元可制造性设计工作.     

可制造性设计在纳米SOC中的应用和发展

随着图形特征尺寸的不断缩小、集成度的不断提高,集成电路已进入纳米系统芯片(SOC)阶段,摩尔定律依靠器件尺寸缩小得以延续的方式正面临着众多挑战。分析了纳米SOC中影响性能和良品率的关键效应及相应的措施。从半导体产业链的发展演变指出了可制造性设计(DFM)是纳米SOC阶段提高可制造性与良品率的解决方案。与光刻性能相关的分辨率增强技术(RET)是推动DFM发展的第一波浪潮,下一代的DFM将更注重良品率的受限分析及设计规则的综合优化。综述了DFM产生的历史及发展的现状,并对其前景进行了展望。     

集成电路可制造性工程与设计方法学

集成电路可制造性工怀设计是近年来发展很快的研究领域，它集ＩＣ设计、制造、封装和测试过程为一体，在统一框图（即产品制造成本和成品率驱动下）下，对产品进行规划和设计，应用该设计可以大大缩短ＩＣ产品研制周期，降低制造成本，提高成品率和可靠性，本文将综述该领域的研究进展，并阐述进一步的研究方向。     

纳米级BiCMOS双极架构的可制造性设计

基于对小尺寸双极性器件特性的理论分析,对合理实现BiCMOS的架构模式进行了深入研究,完成了TSUPREM-Ⅳ与MEDICI接口的TCAD可制造性设计流程,实现了BiCMOS环境下集成化小尺寸器件管芯制程的全流程虚拟制造。器件基区宽度小于100nm,器件特性理想。     

超大规模集成电路的可制造性设计

以Synopsys推出的TCAD软件TSUPREM-Ⅳ和Medici为蓝本,结合100nm栅长PMOSFET的可制造性联机仿真与优化实例,阐述了超大规模集成电路DFM阶段所进行的工艺级、器件物理特性级优化及工艺参数的提取。     

纳米工艺时代的可制造性设计

近几年来,DFM一直是全球EDA业界最热门的题材.从各家EDA公司的网页上进行了解,DFM可以是优化标准单元库的成品率.或是压缩版图.也有说是优化晶圆映射(WaferMapping),以至于平坦化填充.以及时序收敛.     

可制造性的设计

在前一章的基础上，与DFM检查表相结合介绍DFM设计指南，使DFM工作更系统化，条理化。参考了IPC标准和本人实际工作经验，给大家一个简单扼要的认识。     

纳米工艺可制造性设计EDA技术

1、概论近几年来,可制造性设计(DFM,design for manufncturability)一直是全球EDA业界最热门的题材。似乎任何产品只要跟DFM沾上边,马上就修成正果,得道升天。综观诸子百家对于DFM的定义则是见仁见智,莫衷一是。就从各家EDA公司的网页上进行了解,DFM可以是优化标准单元库的成品率,或是压缩版图,也有说是优化晶圆映射(Wafer Mapping),以至于平坦化填充,以及时序收敛。很明显的,就以上所涵盖的领域来说并没有一个交集。也由此可知,DFM事实上是一个非常广阔的领域。因此,在开始谈DFM之前就必须先对本篇所提及的DFM做一个明确的定义。     

亚波长设计中的可制造性验证方法

描述了一种采用分辨率提高技术后用于可制造性设计的验证方法.该方法的目的是验证设计功能与设计目的是否一致,更精确地说,使刻印出来的图像与设计一致.还描述了这种基于模型的验证方法的过程建模,实例说明这种方法的性能.     

集成电路可制造性设计中器件参数的提取

分别采用流体力学模型和漂移扩散模型对不同沟道长度的NMOSFET进行衬底电流的提取,并以NMOSFET沟道长度和LDD注入峰值综合对器件特性的影响为研究内容,介绍了集成电路可制造性设计中器件参数的优化与提取。     

LSC87中嵌入式ROM内建自测试实现

LSC87芯片是与Intel8086配套使用的数值协处理器，体系结构复杂，有较大容量的嵌入式ROM存储器，考虑到与Intel8087的兼容性和管脚的限制，必须选择合适的可测性设计来提高芯片的可测性。文章研究了LSC87芯片中嵌入式ROM存储器电路的设计实现，然后提出了芯片中嵌入式ROM电路的内建自测试，着重介绍了内建自测试的设计与实现，并分析了采用内建自测试的误判概率，研究结果表明，文章进行的嵌入式ROM内建自测试仅仅增加了很少的芯片面积开销，获得了满意的故障覆盖率，大大提高了整个芯片的可测性。     

193 nm光刻散射条技术研究

介绍了193nm光刻中的散射条技术，并利用标量衍射和傅里叶光学理论，对掩模和光瞳平面上衍射图形的空间频率进行了深入的分析，从理论上解释了散射条的工作原理。通过商用光刻模拟软件PROLITH，对散射条的参数进行了优化，并总结出193nm光刻中孤立线散射条的优化方法。     

SMT印制电路板设计常见问题及解决方法

印制电路板的布线设计是否符合SMT工艺技术和工艺设备的要求,对印制板组件装联质量的直通率有着直接的非常重要的影响。PCB布线设计满足制造要求是保证表面组装质量的关键要素之一。对SMT印制电路板设计中的常见问题进行了举例说明并给出了正确的解决方法,同时给出了消除不良设计和实现可制造性设计的8项措施。