一种静态可控功耗的数据Cache设计

在目前的微处理器设计中，片内Cache存储器的能量损耗所占的比重越来越大。本文给出了一种能够有效降低功耗的数据Cache设计方法。该方法通过静态调节组映射策略，根据应用程序的自身特点调节数据Cache的容量大小，并且选择合理的替换算法，在保证高性能的同时降低了能量损耗。     

LRU-Assist:一种高效的Cache漏流功耗控制算法

随着集成电路制造工艺进入超深亚微米阶段,漏电流功耗在微处理器总功耗中所占的比例越来越大,在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化漏流功耗成为业界研究的热点.Cache在微处理器中面积最大,是进行漏流控制的首要部件.LRU是组相联Cache最常用的替换算法,而研究发现,访存操作命中LRU后半区的概率很低.LRU-Assist算法以Drowsy Cache、Cache Decay等控制策略为基础,在保证处理器性能不受影响的前提下,利用既有的LRU信息把Cache的关闭率平均提高了15％,大大降低了漏电流功耗.     

影响高性能DSP功耗的因素及其优化方法

随着嵌入式应用需求的不断提高,DSP的速度也不断提高。现在常见的高性能DSP速度已达到1 GHz,TI(德州仪器)的TMS320C6455最高速度已达到1.2GHz。然而,DSP的功耗也随着DSP的速度提升而快速增加。DSP功耗越来越成为DSP工程师关     

德州仪器DSP新品进一步优化系统功耗

近日，德州仪器公司推出四条新的DSP产品线，专门针对便携式应用对功耗进一步进行优化，在性能和功耗之间达成了一种新的平衡。     

一种通用DSP单端口指令Cache设计

在一款采用改进HARVARD总线结构的通用DSP中，通过设置一个小型指令CACHE来缓解流水线上的资源冲突。它采用两路组相连结构，仅在流水线上发生资源冲突时才会被访问。出于减小CACHE的面积和功耗考虑，该CACHE采用了单地址端口的设计，也就意味着在同一时钟周期内，CACHE只能完成一次读或写的操作。当读写请求同时发生的时候，必须采用一定的优先策略。本文结合DSP的结构特点，对一些优先策略进行了分析．最后对比了各种策略所付出的代价以及在一些benchmark下的性能．从结果可以看出，通过采取某些策略．诙单端口指令CACHE可以获得与双端口CACHE几乎相同的命中率．     

一种适用于门级网表的混合式静态功耗优化方法

进入深亚微米集成电路设计阶段,静态功耗所占整体功耗的比例快速增大,使之成为当前设计流程中的关键优化步骤。该文提出一种适用于门级网表的混合式静态功耗优化方法。该方法结合了整数规划和启发式算法,以减小电路时序裕量的方式换取电路静态功耗的改善。整体优化流程从一个满足时序约束的设计开始,首先利用整数规划为网表中的逻辑门单元寻找一个较低静态功耗的最优替换单元;其次结合当前所用门单元和最优替换单元的物理和电学参数,按优先级方式逐层替换电路中所有的逻辑门节点;最后利用启发式方法修复可能出现的最大延时违规情况。整体优化流程将在上述步骤中不断迭代直至无法将现有时序裕量转换为功耗的改善。针对通用测试电路的实验结果表明,采用该方法优化后电路静态功耗平均减小10%以上,最高达26%;与其它方法相比,该方法不仅大幅降低了功耗,而且避免了优化后电路最大延时的过度恶化,其最大延时违反量小于5 ps。     

一种结合动态写策略的磁盘Cache替换算法

磁盘Cache是改善I/O性能的一种技术.通过分析Cache写策略和LRU、LFU替换算法对磁盘Cache性能的影响,引入一种动态写策略,改进替换算法,使基于频率的块替换算法FBR与动态写策略相结合.二者结合较好地应用于磁盘存取中,充分利用局部性规律,提高I/O性能,使磁盘在多种工作环境和不同Cache大小下的性能更优.     

一种基于概率分析的扫描链动态功耗模型

文章通过对扫描测试期间扫描链跳变统计分析，建立了基于概率统计的扫描链功耗模型。该模型可以对扫描链的动态功耗进行快速准确的估计。在此基础上，依据扫描单元的置1概率重排扫描链能有效地降低扫描功耗。实验结果表明，这种方法是有效可行的。     

一种自适应的动态功耗管理预测策略

动态功耗管理通过关闭空闲的系统部件来减小电子系统的功耗。如何提高预测的准确度是当前基于预测动态功耗管理（DPM）研究的主要问题。基于预测的DPM策略假设系统部件访问时间具有关联性,当前应用最为广泛的是指数滑动平均方法,但其应对突发事件的能力不强。本文基于指数滑动平均改进模型,对突发事件进行数学定义,提出一种自适应的DPM预测策略,在面对突发的长延时或短延时情况下,系统都能自适应调整,提高了预测的准确度,优于现有策略。     

面向访问需求的数据缓存泄漏功耗管理方法

 本文提出面向访问需求的数据缓存泄漏功耗管理方法,根据访存指令对数据缓存的访问需求控制数据缓存的活动.当流水线中未发现访存指令时,将整个数据缓存保持在非活跃状态;而当发现访存指令进入流水线时,采用两种数据缓存访问控制策略以及对这两种策略的动态选择机制,在流水线早期捕获访存地址的访问需求,对数据缓存的活动作出精细控制.实验结果表明,在平均情况下,本文方法将数据缓存的泄漏功耗降低85.4%,而处理器性能提升4.41%,比传统方法在功耗与性能方面均达到更优结果.     

一种低功耗Cache设计技术的研究

低功耗、高性能的cache系统设计是嵌入式DSP芯片设计的关键。本文在多媒体处理DSP芯片MD32的设计实践中，提出一种利用读／写缓冲器作为零级cache，减少对数据、指令cache的读／写次数，由于缓冲器读取功耗远远小于片上cache，从而减小cache相关功耗的方法。通过多种多媒体处理测试程序的验证，该技术可减少对指令cache或者数据cache20％～40％的读取次数，以较小芯片面积的增加换取了较大的功耗降低。     

高速DSP图像处理系统中的乒乓缓存结构研究

高速数字视频处理系统中,为了缓解恒速的视频编解码与变速的DSP图像处理过程之间的矛盾, 常采用乒乓缓存结构作为图像数据输入/输出缓冲器。探讨了乒乓缓存结构的原理及特点,并以高速、大容量的SRAM以及CPLD器件为基础,设计了一种适应于高速DSP图像处理系统的乒乓缓存结构,其特点是速度快、所需器件少,易于与DSP器件接口。     

DSR协议cache管理策略的优化

针对DSR协议不能充分利用潜在路由信息、路由缓存中过期路由影响路由选择准确性以及存在数据分组额外开销较大的问题,从cache管理策略方面提出了一种优化方案——采用链路缓存与“超时”机制相结合的方法,减小数据分组头的开销,充分利用潜在路由信息,保证路由缓存中路由选择的准确性。仿真结果表明,优化后的协议能够显著降低网络开销及时延。     

一款DSP指令集模拟器性能优化技术研究

文中研究和设计的指令集模拟器(Instruction Set Simulator,ISS)仿真了"中微一号"(ZW100)DSP指令系统和存储器系统行为。在现代嵌入式系统设计过程中,ISS能够在硬件原型构造出来之前,完成对处理器设计的正确性验证和性能分析工作;同时,其还可用于验证操作系统、编译器、汇编器、连接器等系统软件的正确性和各项性能指标。目前,国内外对ISS的研究主要集中在保证ISS灵活性的前提下,应用各种优化技术,提升它的指令仿真执行速度。文章在吸收借鉴目前国际上关于ISS性能优化技术的基础上,通过对仿真策略、仿真内存管理、二进制指令译码算法进一步优化,提高了ISS的整体性能。实验证明,文中提出的优化技术能够有效提升ISS的性能。     

并行计算框架Spark的自适应缓存管理策略

并行计算框架Spark缺乏有效缓存选择机制,不能自动识别并缓存高重用度数据;缓存替换算法采用LRU,度量方法不够细致,影响任务的执行效率.本文提出一种Spark框架自适应缓存管理策略（Self-Adaptive Cache Management,SACM）,包括缓存自动选择算法（Selection）、并行缓存清理算法（Parallel Cache Cleanup,PCC）和权重缓存替换算法（Lowest Weight Replacement,LWR）.其中,缓存自动选择算法通过分析任务的DAG（Directed Acyclic Graph）结构,识别重用的RDD并自动缓存.并行缓存清理算法异步清理无价值的RDD,提高集群内存利用率.权重替换算法通过权重值判定替换目标,避免重新计算复杂RDD产生的任务延时,保障资源瓶颈下的计算效率.实验表明：我们的策略提高了Spark的任务执行效率,并使内存资源得到有效利用.     

一种32位DSP cache存储器设计

在一种DSP指令cache的设计中,采用全定制的设计方法,利用0．25μm的CMOS库设计了cache存储器。利用逻辑努力和分支努力的概念优化设计了译码电路,一方面保证了译码器的速度,另一方面减小系统的功耗。并且根据正反馈原理设计了一种差分灵敏放大器,有效地减小了存储器的功耗。电路工作在100MHz的时钟频率下,读写周期的平均动态功耗为25mW。     

基于内容预期价值的内容中心网络缓存替换策略

缓存替换技术是内容中心网络的研究内容之一。相对于海量的内容数据,缓存空间总是有限的,良好的缓存替换策略可以提高缓存收益。考虑到内容在将来被请求的概率越大,预期访问时间距离当前时刻越近,其留存价值就越大,提出了一种基于内容预期价值的替换策略。该方案通过考虑内容流行度和预期访问时间到当前时刻的时间距离,构建内容预期价值函数,并据此将价值最小的内容替换出去。仿真实验证明,该策略相对于传统的缓存替换策略,可以有效提高缓存命中率、降低请求跳数,提高网络性能。     

一种基于DSP的机载智能电源设计

机载设备的稳定工作离不开安全可靠的电源系统。文中研究了一种具有自动监测和保护功能的电源系统,详细讨论了智能电源模块的软硬件实现方法。系统是基于DSP处理器SMJ320F240的电源模块,采用1+1冗余供电结构,可实时监测28 V电压、负载电流,进行电源开关阵列(PSA)的通断控制,并与CPU模块进行通讯。