基于FPGA的红外图像二阶牛顿插值算法的实现

近年来牛顿插值公式被广泛应用于图像插值领域,但是简单的使用牛顿插值公式会造成大量的数据溢出;使用外部存储器进行数据缓冲,占用大量存储资源,使得实时图像延迟一帧.针对以上不足之处设计了一种新的二阶牛顿插值算法在FPGA中的实现方法,首先将牛顿插值公式进行改进,抑制了数据溢出;同时利用FPGA内部逻辑实现数据缓存,在几行时间之内完成数据插值,大大缩短了延迟时间.经实际应用,证明该算法可有效改善边缘模糊和锯齿效应,提高图像质量;同时节省了资源,提高实时性.     

DFT的循环卷积算法推导及其FPGA实现

首先提出了数论中的原根成对存在定理,并进行了详细的数学证明。然后根据原根可使数环重新排序的性质,利用一对原根对DFT运算的输入和输出序列重新排序,推导出DFT的循环卷积算法,进一步给出了此算法的结构图。最后给出了用VHDL语言实现该算法的完整程序、仿真结果及分析,并总结了用FPGA实现DFT运算的意义。     

基于模板相关匹配的红外目标跟踪FPGA算法实现

为了红外复杂背景下能够较好地跟踪目标,文章选用了基于模板相关匹配的红外目标跟踪算法,并且采用大规模可编程逻辑器件FPGA实现了算法,解决了系统应用中所面临的实时性问题.实验结果表明:用FPGA实现模板相关匹配跟踪算法具有运算速度快、可靠性高、功耗低等特点,满足制导系统的实时性要求.     

基于FPGA实现多级模板并行匹配

针对图像匹配技术中多级模板相关匹配算法具有重复性大、计算简单等特点,由于DSP实现该算法实时性不能满足要求,为此采用FPGA来实现多级模板相关匹配.在分析多级模板并行处理优势的基础上,重点研究多级模板相关匹配算法的系统架构以及FPGA硬件实现过程.并在Altera公司的CycloneⅢ系列FPGA硬件平台和Modelsim仿真软件上对该算法进行了功能和时间测试、匹配性能验证.该设计在提高性价比的同时达到实时性要求,为整个跟s踪系统性能实现最优奠定了基础.     

用FPGA实现DVB标准中的卷积交织

卷积编码是数字传送前向纠错编码中用来解决突发性干扰的有效手段。本文介绍了用FPGA(现场可编程门阵列)器件实现卷积交织编码器,分析了其基本原理和实现过程。     

图像卷积实时计算的FPGA实现

为了解决图像的多级联卷积处理过程中存储资源浪费、计算周期长的问题,文中提出一种基于FPGA的卷积并行处理方法,图像读取过程中完成图像卷积计算功能,实现了图像输入输出同步化.将FPGA获取的图像数据通过乒乓FIFO进行同步操作并逐行输入到RAM存储器中,复用RAM存储器对行数据进行存储和卷积计算,处理后的图像数据实时输入...     

一种基于并行处理技术的插值滤波算法及其FPGA实现

插值滤波器性能直接影响到全数字接收机的误码率,设计性能良好且易于硬件实现的插值滤波器是设计全数字接收机的关键.在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了并行处理技术来提高滤波器的速度,并对该算法结构进行了仿真,在FPGA上实现.分析结果表明,改进后的结构有更快的运行速度和更低的功耗.     

基于自适应插值算法的视频图像缩放技术及其FPGA实现

首先介绍了一种改进的自适应插值算法,并在此基础上论述了基于自适应插值算法的FPGA系统的设计与实现。期望通过该文的研究能够对视频图像缩放效果的提升有所帮助。     

一种新型2-D卷积器的FPGA实现

提出了一种基于FPGA实现的新型2-D卷积器结构.该结构占用硬件资源少,外部带宽只需1pixels/clock.与传统的卷积器相比,不仅资源耗用减少95%以上,并且可以依据系统实时性要求调整吞吐率,带来了系统设计的灵活性.在Altera EP4SGX230KF40FPGA上实现结果表明,对于5×5大小的图像卷积,达到90Mpixels/s的吞吐率,满足大多数图像处理系统的实时性要求.     

AVS亮度插值算法的硬件实现＊

本文采用FPGA实现AVS帧间预测的亮度插值部分硬件设计。文中通过采用移位寄存器的存储方式,结合乒乓操作及流水线结构,大大提高了插值系统的计算效率和处理速度。提出的插值系统结构设计支持标清和高清视频实时解码,满足数字电视发展的需求。     

一种简化卷积模板的抗噪型边缘检测算法

针对传统Sobel算法在边缘定位精度不高、抗噪性能差以及提取边缘较粗等不足,提出一种简化卷积模板的抗噪型边缘检测算法。算法定义了水平方向、垂直方向、45°方向和135°方向的四个简化卷积模板计算图像梯度。在计算方向梯度时,先对参与梯度计算的像素点采用阈值法进行脉冲噪声判断,将灰度值在设定阈值范围内的点视为噪声点,采用3×3窗口进行中值滤波,然后参与梯度计算,对于非噪声点,用其原值计算梯度;对获得的梯度图像进行细化处理并提取边缘图像。仿真实验表明,文中算法提取的图像边缘较细、定位精度较高,而且对脉冲噪声具有较强的抑制能力,图像整体清晰、噪声边缘较少。算法在边缘检测效果及噪声抑制能力上均优于传统的边缘检测算法及小波模变换算法。     

基于FPGA的移动通信中卷积码编码器设计

卷积码是一种性能优良的差错控制编码。介绍了卷积码编码原理,基于FPGA利用VHDL硬件描述语言实现了一个（2,1,9）卷积码编码器。给出了仿真结果,并在FPGA器件上验证实现。仿真及测试结果表明,达到了预期的设计要求,并用于实际项目中。     

基于FPGA的高分辨实时监控图像缩放设计

介绍了一种基于图像的双三次线性插值缩放算法的设计方法,并通过FPGA验证了设计的可行性.重点讨论了视频缩放的插值算法,对两种实现方法在硬件资源利用率及实施效率方面进行了比较并论证了块状插值实现方法的优越性.最终设计实现了高分辨率实时视频图像的缩放.     

基于CORDIC算法通用数字调制器的FPGA设计

通信系统的振幅键控(ASK)、移频键控(FSK)和移相键控(PSK)是数字调制的3种基本信号形式。而数字调制器载波的产生通常都是基于查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法通用数字调制器的FPGA实现方案,可以有效地节省FPGA的硬件资源,提高运算的速度。文章最后给出了该方案的硬件测试结果,验证了设计的正确性。而且整个系统便于编程、修改以及升级改进。     

基于FPGA的CORDIC算法实现

针对传统CORDIC算法延时大,消耗资源多的缺点,在平行CORDIC算法的基础上提出了一种优化的平行算法,利用二进制转两极算法和微旋转角度编码对低部和高部的旋转方向进行预测,并在高部旋转中利用正反旋转抵消的策略来进一步减少旋转次数,提高运算速度。采用FPGA对提出的算法进行了硬件设计和验证,结果表明,计算迭代次数少,资源消耗少,精度较传统算法来说都有了明显改善。     

基于FPGA的USB激光打标控制系统设计

主要研究了基于USB总线,以FPGA为主控单元的振镜扫描式激光标记控制系统,对其工作原理进行了阐述并对其外围硬件架构以及FPGA内部硬件架构进行了分析设计,并利用 FPGA的 DSP开发工具 DSPBuilder对曲线插补算法进行了算法建模设计,通过仿真分析验证了在FPGA硬件实现该算法的可行性和实用性。本系统还可以通过U盘读入原始打标数据,对其进行数据处理后完成对振镜的控制,为实现脱机标刻奠定了基础。最后对激光标记控制系统进行了实际测试,结果表明,该系统可以实现实时、高速、高精度的激光标记。     

基于FPGA的抗窄带干扰算法的设计与实现

提出了用于直扩CDMA通信中抑制大功率窄带干扰的改进条件中值滤波(ICMF)算法.文中给出了算法的FPGA实现方案,并在Quartus环境下对系统进行了仿真.仿真结果表明,该算法能够有效的抑制干扰,提高通信质量.此外,该算法资源消耗少,可在Altera的低成本产品Cyclone Ⅱ系列的芯片上实现,因此具有很强的实用性.     

视频检测算法研究与FPGA实现

视频检测、跟踪、识别一直是智能监控、视频检索、模式识别相关领域研究的热点。在此使用FPGA作为系统的控制模块,实现了基于背景寄存检测算法的检测系统。该系统在满足实时性要求的同时,较好地完成了检测任务。并用在QuartusⅡ,ModelSim进行混合仿真,避免了硬件平台的限制,增加了实现的成功率。     

TD-LTE系统中咬尾卷积码译码器的FPGA实现

在LTE中,为了获得正确无误的数据传输,要采用差错控制编码技术。LTE中是采用Viterbi和Turbo加速器来实现前向纠错。咬尾卷积码保证格形起始和终止于某个相同的状态,它具有不要求传输任何额外比特的优点。本文提出一种在FPGA中实现的咬尾卷积码的Viterbi译码算法,并在Xilinx的XC3S500E芯片上实现了该算法,最后对该算法性能进行了分析。     

基于FPGA的横向LMS算法的实现

横向LMS算法是实现自适应数字波束形成的基本方法之一.提出了一种用Matab/Simulink中DSP Builder模块库设计算法模型,然后应用FPGA设计软件Modelsim、QuartusⅡ分析自适应滤波器时钟速度和消耗逻辑单元数的设计方法.实验表明:该方法易于实现、简单可靠.