不同偏置下全耗尽SOI NMOSFET总剂量抗辐射的研究

研究了不同偏置条件下,全耗尽SOI NMOSFET的总剂量抗辐射特性,主要讨论不同偏置条件对器件中陷获电荷的产生和分布,以及由此对器件性能产生的影响.通过器件模拟发现,在辐射过程中器件的偏置条件不同,造成器件的有源区和埋氧层中电场的分布有着很大的差异.而俘获电荷的产生与电场又有着紧密的联系,所以造成了俘获电荷的分布和密度有很大的不同,从而对器件的影响也不同.模拟结果表明,在三种不同的偏置条件下,OFF态(关态)时背沟道附近陷获电荷密度最高,以常数电流法估算出的阈值电压负漂移最大,同时引起了最大的本底静态漏电流.     

不同偏置下全耗尽SOI NMOSFET总剂量抗辐射的研究

研究了不同偏置条件下,全耗尽SOI NMOSFET的总剂量抗辐射特性,主要讨论不同偏置条件对器件中陷获电荷的产生和分布,以及由此对器件性能产生的影响.通过器件模拟发现,在辐射过程中器件的偏置条件不同,造成器件的有源区和埋氧层中电场的分布有着很大的差异.而俘获电荷的产生与电场又有着紧密的联系,所以造成了俘获电荷的分布和密度有很大的不同,从而对器件的影响也不同.模拟结果表明,在三种不同的偏置条件下,OFF态（关态）时背沟道附近陷获电荷密度最高,以常数电流法估算出的阈值电压负漂移最大,同时引起了最大的本底静态漏电流.     

DSOI总剂量效应模型及背偏调控模型

总剂量辐射效应会导致绝缘体上硅金属氧化物半导体场效应晶体管(DSOI MOSFET)器件的阈值电压漂移、泄漏电流增大等退化特性。由于背栅端口的存在,SOI器件存在新的总剂量效应加固途径,对于全耗尽SOI器件,利用正背栅耦合效应,可通过施加背栅偏置电压补偿辐照导致的器件参数退化。本文研究了总剂量辐照对双埋氧层绝缘体上硅金属氧化物半导体场效应晶体管(DSOI MOSFET)总剂量损伤规律及背栅偏置调控规律,分析了辐射导致晶体管电参数退化机理,建立了DSOI晶体管总剂量效应模拟电路仿真器(SPICE)模型。模型仿真晶体管阈值电压与实测结果≤6 mV,同时根据总剂量效应模型给出了相应的背栅偏置补偿模型,通过晶体管背偏调控总剂量效应SPICE模型仿真输出的补偿电压与试验测试结果对比,N型金属氧化物半导体场效应晶体管(NMOSFET)的背偏调控模型误差为9.65%, P型金属氧化物半导体场效应晶体管(PMOSFET)为5.24%,该模型可以准确反映DSOI器件辐照前后阈值特性变化,为器件的背栅加固提供参考依据。     

22 nm体硅nFinFET总剂量辐射效应研究

通过^(60)Coγ射线辐照试验,研究了22 nm工艺体硅nFinFET的总剂量辐射效应,获得了总剂量辐射损伤随辐照偏置和器件结构的变化规律及损伤机理。研究结果表明,经过开态(ON)偏置辐照后器件阈值电压正向漂移,而传输态(TG)和关态(OFF)偏置辐照后器件阈值电压负向漂移;鳍数较少的器件阈值电压退化程度较大。通过分析陷阱电荷作用过程,揭示了产生上述试验现象的原因。     

NMOS晶体管高剂量率下总剂量辐照特性研究

采用商用标准0.6μm体硅CMOS工艺设计了不同宽长比、不同沟道长度及不同版图结构的非加固型NMOS晶体管作为测试样品.经高剂量60Coγ射线的总剂量辐照实验,讨论其在不同栅源偏置电压下的总剂量辐照特性.研究表明NMOS总剂量效应对辐照时栅源偏置电压敏感;辐照引起阈值电压的漂移随W/L的变化不明显;沟道长度及版图结构对NMOS管辐照后的源漏极间泄漏电流的影响显著.     

背栅偏置对掩埋氧化层辐射感生陷阱电荷调控规律及机理

研究了辐照过程中施加背栅偏置对掩埋氧化层(BOX)辐射感生陷阱电荷的调控规律及机理。测试了130 nm部分耗尽绝缘体上硅金属氧化物半导体场效应晶体管在不同背栅偏置条件下辐射损伤规律,试验结果显示辐照过程中施加正向背栅偏置可以显著增强辐射陷阱电荷产生,而施加负向背栅偏置并不能明显抑制氧化物陷阱电荷的产生,甚至在进一步提高负向偏置时会使氧化物陷阱电荷的数量上升。通过TCAD器件模拟仿真研究了背栅调控机理,研究结果表明:尽管负向背栅偏置可使辐射感生陷阱电荷远离沟道界面,但随着BOX层厚度减薄该区域电荷仍可导致器件电参数退化,且提高负向偏置电压可进一步增强陷阱电荷产生,加剧辐射损伤。     

SOI器件的增强短沟道效应模型

为了探索SOI器件总剂量辐照后阈值电压漂移量和沟道长度的关系,利用器件模拟软件ISE TCAD,对不同沟道长度的PDSOI NMOS管进行了总剂量辐照模拟.模拟结果表明,随着沟道长度的减小,背沟道MOS管阈值电压漂移越来越大,并且漂移量和辐照偏置密切相关,称此效应为SOI器件的增强短沟道效应.以短沟道效应理论为基础对此效应的机理进行了解释,并以短沟道效应模型为基础对此效应提出了一个简洁的阈值电压漂移模型,通过对ISE模拟结果进行曲线拟合对所提出的模型进行了验证.     

偏置条件对NMOS器件X射线总剂量效应的影响

采用10 keV X射线,对NMOSFET在不同偏置条件下进行总剂量辐射,分析了辐照前后辐射感生的氧化物陷阱电荷与界面态电荷对MOS器件阈值电压的影响以及辐射导致漏电现象.实验结果表明,对于NMOSFET,On偏置条件是最劣偏置条件,Off偏置条件是最优偏置条件.     

SOI器件X射线与60Co γ射线总剂量效应比较

为进行10 keV X射线和60Co γ射线总剂量辐射效应的比较,采用这两种辐射源对SOI (Silicon-on-Insulator) n-MOSFET在不同偏置条件下进行总剂量辐照试验,分析了SOI NMOS器件在两种辐射源下辐照前后的阈值电压的漂移值并进行比较.实验结果表明,SOI NMOS器件的前栅特性中X射线与60Co γ射线辐照感生阈值电压漂移值的比值α随总剂量增加而增大,而背栅特性中α值在不同偏置条件下变化趋势是不同的;在总剂量为1×106 rad(Si)时,前栅器件α值为0.6～0.75,背栅器件α值为0.76～1.0.     

0.20 μm双埋氧SOI NMOSFET的自热效应

研究了一种新型双埋氧绝缘体上硅(DSOI)NMOSFET的自热效应(SHE).通过实验测试并结合计算机数值模拟分析了SHE对DSOI NMOSFET输出特性的影响.仿真结果显示DSOI NMOSFET的背栅引出结构形成了额外的散热通道.重点研究了器件电压和环境温度对SHE的影响,结果表明随着漏极和栅极电压的增加,器件体区晶格温度升高,SHE增强;随着环境温度的升高,退化电流降低,SHE减弱.此外,重点分析了背栅偏置电压对器件SHE的影响,研究发现负的背栅偏置电压对全耗尽绝缘体上硅和DSOI NMOSFET的SHE均表现出抑制效果,且DSOI NMOSFET的背栅展现出了更好的抑制效果.     

CMOS／SIMOX器件总剂量辐照的研究

在新材料ＳＩＭＯＸ上制作ＣＭＯＳ器件,并采用静态Ｉ－Ｖ技术,研究了ＣＭＯＳ／ＳＩＭＯＸ在（６０）Ｃｏ－γ电离辐照场中辐照感生界面态、氧化物正电荷、阈值电压、静态漏电流等参数的变化。结果表明,在辐照过程中,氧化物正电荷增加较多,界面态增加较少,且ＮＭＯＳ和ＰＭＯＳ＂导通＂辐照偏置是最恶劣偏置。     

体效应对超深亚微米SOI器件总剂量效应的影响

研究体偏置效应对超深亚微米绝缘体上硅（SOI,Silicon-on-insulator）器件总剂量效应的影响.在TG偏置下,辐照130nm PD（部分耗尽,partially depleted）SOI NMOSFET（N型金属-氧化物半导体场效应晶体管,n-type Metal-Oxide-Semiconductor Field-Effect Transistor）器件,监测辐照前后在不同体偏压下器件的电学参数.短沟道器件受到总剂量辐照影响更敏感,且宽长比越大,辐射导致的器件损伤亦更大.在辐射一定剂量后,部分耗尽器件将转变为全耗尽器件,并且可以观察到辐射诱导的耦合效应.对于10μm/0.35μm的器件,辐照后出现了明显的阈值电压漂移和大的泄漏电流.辐照前体偏压为负时的转移特性曲线相比于体电压为零时发生了正向漂移.当体电压Vb=-1.1V时部分耗尽器件变为全耗尽器件,|Vb|的继续增加无法导致耗尽区宽度的继续增加,说明体区负偏压已经无法实现耗尽区宽度的调制,因此器件的转移特性曲线也没有出现类似辐照前的正向漂移.     

Junction capacitance reduction due to self-aligned pocketimplantation in elevated source/drain NMOSFETs

A new advantage of an elevated source/drain (S/D) configuration to improve MOSFET characteristics is presented. By adopting pocket implantation into an elevated S/D structure which was formed by Si selective epitaxial growth and gate sidewall removal, we demonstrate that the parasitic junction capacitance as well as the junction leakage was significantly reduced for an NMOSFET while maintaining its good short channel characteristics. These successful results are attributed to the modification of the boron impurity profile in the deep S/D regions. The capacitance reduction rate, furthermore, was more remarkable as the pocket dose was further increased. This means that the present self-aligned pocket implantation is very promising for future MOSFETs with a very short gate length, where high pocket dosage will be required to suppress the short channel effect     

SOI NMOSFET沟道热载流子的应力损伤

研究了沟道热载流子应力所引起的SOI NMOSFET的损伤．发现在中栅压应力（Vg≈Vd／2）和高栅压应力（Vg≈Vd）条件下,器件损伤表现出单一的幂律规律;而在低栅压应力（Vgs≈Vth）下,多特性的退化规律便会表现出来．同时,应力漏电压的升高、应力时间的延续都会导致退化特性的改变．这使预测SOI器件的寿命变得非常困难．     

抗总剂量辐射0.8μm SOI CMOS器件与专用集成电路

介绍了采用全剂量SIMOX SOI材料制备的0.8μm SOI CMOS器件的抗总剂量辐射特性,该特性用器件的阈值电压、漏电流和专用集成电路的静态电流与高达500krad(Si)的总剂量的关系来表征.实验结果表明pMOS器件在关态下1Mrad(Si)辐射后最大阈值电压漂移小于320mV,nMOS器件在开态下1Mrad(Si)辐射后最大阈值电压漂移小于120mV,器件在总剂量1Mrad(Si)辐射后没有观察到明显漏电,在总剂量500krad(Si)辐射下专用集成电路的静态电流小于5μA.     

0．1μm NMOSFET沟道δ－掺杂与结构特性

沟道δ－形掺杂对于改善极小尺寸ＭＯＳＦＥＴ性能、提高可靠性极其重要。利用能量输运模型（ＥＴＭ），报道了沟道δ－形掺杂分布对０．１μｍ沟长ＮＭＯＳＦＥＴ结构特性的影响，根据漏源电流ＩＤＳ、截止态电流Ｉｏｆｆ、阈值电压ＶＴＨ和Ｓ因子的要求，提出了使性能和可靠性得到优化的δ－形掺杂分布。     

偏压条件对光耦合器总剂量辐照效应的影响

通过对不同偏压条件对光耦合器总剂量辐照效应的影响进行研究,结果发现随着总剂量的增加,光耦合器电流转换率CTR会降低60％ ～ 80％,且输入低电流时光耦合器总剂量辐照损伤更严重,其原因可能是输入低电流时光耦合器内部发光二极管辐照过程中更容易产生非发光陷阱所致.     

Bias dependence of TID induced single transistor latch for 0.13 μm partially depleted SOI input/output NMOSFETs

In this work, single transistor latch effects induced by total dose irradiation for 0.13 μm partially depleted silicon-on-insulator (PDSOI) n-type metal-oxide-semiconductor field effect transistors (NMOSFETs) were investigated. The front gate transfer characteristics under different bias configurations with forward and reverse gate voltage sweep are characterized to evaluate the latch phenomenon. The results indicate that transmission–gate (TG) bias is the worst case bias for total dose induced latch, and the onset drain voltage required for latchup degrades as the irradiation level increased. Experiments and 2D simulations are performed to analyze the positive trapped charge in the buried oxide (BOX) and its impact on the latch effect. It is demonstrated that the irradiation can enhance the impact ionization and thereby make the device more sensitive to latchup, especially at negative gate voltage. Moreover, the radiation induced coupling effect between the front gate and back gate can make the PDSOI devices in our experiments behave like the fully depleted (FD) ones.     

Improved current drivability with back-gate bias for elevated source and drain structured FD-SOI SiGe MOSFET

Fully depleted (FD) silicon-on-insulator (SOI) MOSFET structure with back-gate bias is suggested for high speed and low power consumption for portable communication application. Ni silicide is demonstrated for improving current drivability for low power consumption by reducing series resistance in the source and drain region. Threshold voltage adjustment is also achieved through applied back-gate bias. For the formation of the buried back-gate, the selection of impurity type as well as its doping concentration is controlled. Employing back-gate bias for FD-SOI NMOSFET, improved current drivability with variable threshold voltage is achieved. Short channel devices are fabricated and its electrical characteristics are obtained under various conditions.