共查询到20条相似文献,搜索用时 31 毫秒
1.
一种基于DDS的宽带频率合成器设计 总被引:3,自引:0,他引:3
提出了基于DDS的宽带频率合成器的设计方案,给出了主要的硬件选择,对频率合成器的原理进行了详细的阐述,并且对该频率合成器的杂波抑制和相位噪声进行了分析,最后对样机的性能进行了测试,结果表明该宽带频率合成器具有很好的性能,可应用于宽带雷达信号源中. 相似文献
2.
基于DDS+PLL技术频率合成器的设计与实现 总被引:4,自引:2,他引:2
本文介绍了DDS+PLL方式实现频率合成的基本原理和技术优势。根据GSM-1900系统对频率源的要求,提出了一种基于DDS+PLL结构频率合成器的硬件电路设计方案。借助于EDA仿真软件ADS、ADISimPLL完成了频率合成器中关键模块参数的确定,并对系统性能进行了仿真分析,最后运用AD9851、ADF4113等芯片完成了频率合成器的硬件实现,测量结果表明该频率合成器达到了设计指标,系统性能良好。 相似文献
3.
4.
基于AD9858的小型宽带高分辨率频率合成器设计 总被引:4,自引:1,他引:3
针对目前频率合成器的小型化、高分辨率的要求,本文介绍了一种基于AD9858的小型、宽带、高分辨率的频率合成器设计。通过充分发挥AD9858专用DDS芯片的各项功能,对传统的DDS+PLL式频率合成器的设计进行改进,并给出了设计方法及时序控制设置。测试结果表明:这种方式设计的频率合成器在获得优良的相位噪声、快速的频率切换速度,较高的频率分辨率等指标的同时,降低了频综器件的功耗,减小了体积,这对于频率合成器的小型化研究有很高的参考价值。 相似文献
5.
6.
7.
一种DDS/PLL混合型高分辨率频率合成器 总被引:3,自引:0,他引:3
本文利用直接数字频率合成器频率分辨率和相位噪声低而锁相环锁率合成器输出频率高和对鉴相输入呈现窄带特性的优点,用STEL-1175DDS芯片设计了一个高分辨率正弦信号产生器,并以此推动锁相环进行倍频。通过这种DDS/PLL混合型频率合成器,得到了中心频率为38MHz的高分辨率正弦信号。本文给出了电路设计过程及测试结果。 相似文献
8.
在过去20年里,为了适应矢量调制通信和先进雷达系统的迅速发展,射频和微波信号发生器的性能和复杂度都有所增长.对于这些应用,最关键的性能参数之一就是相位噪声.设计了一种利用外差混频技术的DDS驱动锁相环的频率合成器,频率输出范围3~6 GHz.DDS作为锁相频率合成器的参考信号发生器,这样频率合成器就有了极快的切换时间和很窄的频带间隔.通过提高鉴相频率和外差混频,整个频率合成器因为分频比的大幅下降,因此拥有极好的相位噪声,在频率3.85 GHz时,相噪达到-105 dBc/Hz@10 kHz. 相似文献
9.
本文在论述频率合成器设计的一般原则与步骤的基础上,从计算合成器输出相位噪声指标入手,来选择环路最佳参数ζ、ω_0,并对一个采用取样保持鉴相器与吞脉冲分频器的典型数字式频率合成器环路进行了详细的工程设计,所使用的方法与步骤对设计其它类型的频率合成器同样适用。 相似文献
10.
11.
以LMX2346为核心器件设计频率合成器,介绍了LMX2346的内部结构以及内部每个模块的基本原理,并针对此频率合成器采用三阶无源环路滤波器形式设计了环路参数,利用ADS2008仿真幅频响应图和相位响应图,对LMX2346的控制逻辑图进行详细说明,最后获得测试结果验证了基于LMX2346的频率合成器有较好的相位噪声,达... 相似文献
12.
本文介绍了数控频率合成器 HP8660C 的数控部份的基本原理,结合维修中的体会,提出诊断数控频率合成器中的数字电路故障的几种方法。 相似文献
13.
详细地叙述了以大规模集成电路锁相环MC145156和双模前置分频器12012为核心构成的频率合成器的硬件结构和工作原理,并简要地介绍了利用8031单片微机对频率合成器进行预置的方法及其软件设计。 相似文献
14.
基于DDS+PLL的X波段频率合成器设计 总被引:3,自引:1,他引:2
本文提出了DDS激励PLL的X波段频率合成器的设计方案,给出了主要的硬件选择及具体电路设计,并且对该频率合成器的相位噪声以及捕获时间进行了深入分析。最后对样机性能进行了测试,结果表明该X波段频率合成器带宽为800MHz、输出相位噪声优于-85dBc/Hz@10kHz、频率分辨率达0.1MHz,可应用于X波段雷达信号源中。 相似文献
15.
例1 故障现象:接收失效,电源显示正常。分析与检修:检查发射机无异常,接收机的音频电路工作正常,再查发现频率合成器工作不正常。频率合成器电路产生一个800MHz信道频率,由逻辑电路控制,有832个信道。频率合成器采用参考振荡器控制的双模预置计数器,为接收第一混频器提供本振信号。频率合成电路由800MHz带宽的电压控制振荡器、缓冲放大器、双模预置计数器IC、锁相环IC和环路滤波器组成。检查频率合成器,发现参考振荡器无12 相似文献
16.
本文叙述了低相位噪声、高稳定度的微波合成器的设计、组成和性能。该频率合成器频率复盖2.5~3.1GHz,步进为1KHz,它具有优良的频谱纯度和短期频率稳定度。在卫星通信地面站内用作本振源,可以适应调制速率从75b/s~40Mb/s的二相和四相P、S、K信号的频率变换。文中重点讨论了为降低合成器输出信号相位噪声,在工程设计中应注意的一些细节。最后介绍了相位噪声的测量方法,并给出了测试结果。 相似文献
17.
基于集成频率合成器的锁相环设计 总被引:2,自引:0,他引:2
郝绍杰 《国外电子测量技术》2008,27(1):12-15
本文介绍了采用直接数字频率合成器(DDS)和集成锁相频率合成器PE3236设计2.4G-4.4G Hz本振信号源的新方法,与传统采用小数分频的设计方法相比,具有电路简单、功耗低、体积小等优点,经制作实验电路板验证,试验电路的单边带相位噪声和频率分辨率都达到了预先的设计要求,试验取得了预期的效果. 相似文献
18.
一种基于DDS+PLL结构的频率合成器的设计 总被引:6,自引:1,他引:6
讨论了一种输出频带宽、跳频速度快、相位噪声低、频率分辨率高的频率合成器的设计方法。该设计采用DDS+PLL结构,在对单片机的输出信号进行电平转换后采用并行数据控制方式对DDS芯片进行置数,并通过仿真软件设计了环路滤波器和DDS后级低通滤波器,改善了输出信号的相位噪声和杂散性能。基于该方法研制实现了输出频率范围为700~1200MHz的宽带频率合成器,实验结果表明该频率合成器输出功率大于+4dBm,环路锁定时间为14μs,输出信号相位噪声优于-94dBc/Hz@1kHz,近端杂散抑制度大于-59dBc。 相似文献
19.
基于泰勒级数线性插值的DDFS研究 总被引:2,自引:1,他引:1
直接数字频率合成器是信号源的核心,也是目前的一个研究热点。本文介绍了直接数字频率合成器(direct digital frequency synthesizer,DDFS)的工作原理;详细介绍了基于泰勒级数的线性插值法减少ROM使用量的原理,研究了基于该方法的直接数字频率合成器的实现电路。对电路原理进行了分析并进行了仿真,仿真结果验证了基于泰勒级数的线性插值法可有效的减少ROM的使用量。最后分析并讨论了电路各参数对DDFS频谱纯度的影响。 相似文献