共查询到20条相似文献,搜索用时 15 毫秒
1.
文章首先分析了低电压对于低功耗CMOS∑-△调制器设计提出的挑战,使用了自顶向下的设计策略,利用Hapiee和Simulink对开关电客放大器和开关电路非理想特性建模.通过Matlab优化低功耗结构的运算放大器电路参数,最后给出了系统仿真结果。仿真结果显示。使用0.18μm 2p6m CMOS工艺设计的∑-△调制器在1.5V低电源电压条件下,信号带宽为200KHz,峰值信噪比达到93.5dB,动态范围为96.3dB,满足了GSM/PCSl800/DCSl900等无线应用的要求。 相似文献
2.
3.
基于0.18 μm CMOS工艺,采用离散3阶前馈结构,设计了一种低功耗音频调制器。采用4位SAR量化器,相比于Flash ADC类型的量化器,减少了比较器的个数,降低了量化器的功耗。与传统的利用有源加法器对输入信号和积分器输出进行求和的方式不同,该设计利用SAR量化器实现输入信号的求和,极大地降低了整个调制器的功耗。此外,调制器采用增益提高型低功耗放大器结构,相比于套筒式共源共栅放大器、折叠式共源共栅放大器等传统类型的放大器,节省了功耗。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,调制器的SNDR为94.6 dB,SFDR为107 dB,功耗仅为145 μW。 相似文献
4.
一种低电压工作的高速开关电流Σ-Δ调制器 总被引:1,自引:0,他引:1
基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构,本文设计了一种二阶开关电流Σ-Δ调制器.工作中采用TSMC 0.35μm CMOS数字电路工艺平台,在低电压工作下进行电路参数优化.实验表明,调制器在3.3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度.与已有类似研究相比,本工作在相当的精度条件下,实现了低电压、视频速率的工作. 相似文献
5.
设计了一个应用于18位高端音频模数转换器(ADC)的三阶低功耗Σ△调制器.调制器采用2-1级联结构,通过优化调制器系数来提高其动态范围,并减小调制器输出频谱中的杂波.电路设计中采用栅源自举技术实现输入信号采样开关,有效提高了采样电路的线性度;提出一种高能效的A/AB类跨导放大器,在仅消耗0.8mA电流的情况下,达到100V/μs以上的压摆率.针对各级积分器不同的采样电容,逐级对跨导放大器进行进一步功耗优化.调制器在中芯国际0.18μm混合信号CMOS工艺中流片,芯片核心面积为1.1mm×1.0mm.测试结果表明在22.05kHz带宽内,信噪失真比和动态范围分别达到91dB和94dB.在3.3V电源电压下,调制器功耗为6.8mW,适合于高性能、低功耗音频模数转换器应用. 相似文献
6.
7.
8.
9.
设计了一种应用于智能传感器的3阶3位量化离散时间Σ-Δ调制器。采用低失真的CIFF前馈结构,降低了对运算放大器输出摆幅的要求。基于改进的Class AB结构的电流镜跨导运算放大器(OTA),提出了带电容增益复位的有源加法器,降低了加法器中OTA对压摆率的要求,减小了调制器的功耗。采用TSMC 0.18 μm 1P4M CMOS 工艺进行设计与仿真。结果表明,在1 V电源电压下,能够实现有效位数大于16位的高精度,无杂散动态范围(SFDR)达到105 dB,调制器的整体功耗为340 μW。 相似文献
10.
为了满足信号处理的高精度要求,提出了一款信号带宽为1 kHz的三阶一位量化前馈结构的高精度离散时间Σ-?调制器。利用Matlab的SDToolBox工具包分析系统稳定性、计算噪声传递函数并优化系统参数。对电路的非理想因素进行分析及建模仿真,获得子模块的电路参数用于指导晶体管级电路设计。1.8 V电源电压下,基于0.18 μm CMOS工艺设计电路。电路仿真结果表明:输入频率信号频率为375 Hz、采样时钟频率为1.024 MHz时,调制器的信噪比达到133.5 dB,有效位数为21.89 bit。 相似文献
11.
基于55 nm CMOS工艺,设计了一种级间运放共享的级联噪声整形(MASH)结构Σ-Δ调制器。采用2-2 MASH结构对调制器参数进行了设计。对经典结构的开关电容积分器进行了改进,并应用到调制器电路的设计中,实现了两级调制器之间的运放共享,在达到高精度的同时减少了运放的数量,显著降低了MASH结构调制器的功耗。仿真结果表明,在3.3 V电源电压下,调制器信噪失真比为111.7 dB,无杂散动态范围为113.6 dB,整体功耗为16.84 mW。 相似文献
12.
13.
14.
15.
提出了一种基于正交法设计的无过载的两级两阶级联型(MASH 2-2)Σ-Δ 调制器。在调制器的行为仿真设计阶段,引入正交法,高效地安排正交实验。解决了调制器多参数的寻参和优化问题,抑制了带宽内的噪声本底和谐波失真,避免了调制器的过载问题。调制器采用0.5 μm CMOS工艺设计实现,单电源5 V供电,过采样率为64,信号带宽为7.8 kHz,系统时钟为1 MHz,功耗为12.56 mW。测试结果表明,调制器达到19.7位的有效分辨率和100 dB的动态范围,未发生过载现象。 相似文献
16.
针对高精度 Σ-Δ 调制器因采用高阶或者级联结构而存在满摆幅输入条件下积分器容易过载以及电路复杂度较高的问题,利用Matlab设计了一种满摆幅输入的高精度 Σ-Δ 调制器。采用描述调制器时域模型的方法,使用代码自动综合出满足要求的调制器系数。该调制器电路采用Tower Jazz 0.18 μm CMOS工艺进行设计与仿真,结果表明,带宽内的信噪失真比达到105.5 dB,有效位数为17.2位,版图面积为0.4 mm2,在5 V电源电压下功耗为1.2 mW。该调制器可用于对任意输入信号幅度的低频微弱信号进行精确检测的传感器信号采集电路中。 相似文献
17.
针对Σ-Δ调制器输入失调电压的需求,设计了一种新型低输入失调电压的Σ-Δ调制器。利用斩波稳定运算放大器和新颖的开关电容积分器,动态消除了直流失调电压以及低频噪声(主要包含1/f噪声),使得调制器的输入失调电压微乎其微。基于0.15 μm CMOS工艺,利用Hspice软件对电路进行仿真,同时采用Matlab和TCL对仿真结果进行分析。仿真结果表明,在电源电压为4.5~5.5 V、温度为-40 ℃~85 ℃、各种工艺角下,低频噪声抑制能力增加了15 dB,且当运算跨导放大器的失调电压为10 mV时,Σ-Δ调制器的输入失调电压由9.7 mV下降为0.4 mV。 相似文献
18.
19.
实现了一种适用于信号检测的低功耗Σ-Δ调制器。调制器采用2阶3位量化器结构,并使用数据加权平均算法降低多位DAC产生的非线性。调制器采用TSMC 0.18μm混合信号CMOS工艺实现。该调制器工作于1.8V电源电压,在50kHz信号带宽和12.8MHz采样频率下,整体功耗为3mW,整体版图尺寸为1.25mm×1.15mm。后仿真结果显示,在电容随机失配5‰的情况下,该调制器可以达到91.4dB的信噪失真比(SNDR)和93.6dB的动态范围(DR)。 相似文献
20.
基于SMIC 0.18 μm CMOS工艺,设计了一种应用于自适应系统的可重构2阶Σ-Δ调制器。引入动态电压调整技术,研究了不同输入信号下如何通过降低电源电压来节省ADC功耗。首先在Simulink下对非理想参数进行数学建模和分析,然后在Cadence下完成电路设计,并完成版图设计和后仿真。除了采用运放的差分对宽长比和尾电流等传统调整方案,本设计还可根据输入信号的幅度调整电源电压,进一步提高系统灵活性。仿真结果表明,在系统有效位数要求为12 bit时,使用3.3 V电源电压供电的功耗为123 μW,电压降为1.8 V时功耗仅为51 μW,通过降低电源电压节省功耗的效果明显。版图总面积为0.06 mm2。 相似文献