基于CPCI总线的红外实时信号处理系统

介绍了一种高性能红外实时信号处理系统的原理、结构和特点.针对红外探测系统,提出了DSP FPGA CPCI的信号处理架构,采用Virtex Ⅱ Pro FPGA实现非均匀性校正等图像预处理,Spartan Ⅱ FPGA实现CPCI总线技术,DSP64X实现高层目标检测算法,以构成处理能力强、高速数据传输、接口可靠稳定的信号处理系统.实验测试表明,这种实时信号处理系统工作稳定、可靠,满足系统性能指标要求.     

ADSP21160在高速数字信号处理阵列中的应用

文章以声纳信号处理领域中的应用为例 ,介绍了基于ADSP2 1 1 60的高速处理阵列的设计方法。ADSP2 1 1 60是Sharc浮点通用数字信号处理器(DSP) ,由于它高速的信号处理能力 ,大容量的片内SRAM和LinkPort接口设计 ,使得它很适合组成DSP阵列结构 ,完成高速实时信号处理任务。     

基于DSP+FPGA的高速数字信号处理平台

本文介绍了一种高速数字信号处理平台的实现方案,主要是基于FPGA DSP的结构来实现高速数字信号处理.该方案采用先进的FPGA和DSP芯片,借鉴了软件无线电的思想,通过DSP芯片对FPGA芯片的动态配置来实现具有通用性、可扩充性的硬件平台,并对其硬件结构和软件工作流程进行了阐述.     

基于TMS320C6000 DSP的FIFO—网络数据传输

随着网络技术的飞速发展,越来越多的嵌入式信号采集系统通过以太网来传输数据.而FIFO作为高速信号处理系统中常用的数据通道,也大量的用于嵌入式系统中.本文实现了一个基于TMS320C6000系列DSP的嵌入式信号处理--网络传输方案,在采集A/D数据并进行高速信号处理的同时,还通过FIFO以及DSP的网络接口,实现了高速的嵌入式数据通路,最终将结果传入计算机进行保存、显示和处理.文中给出了硬件框图和软件流程.同时针对在系统开发过程中遇到的一些问题,进行了较详细的分析讨论,提出了解决办法.     

多核DSP上的ISAR实时成像技术研究

为了提高逆合成孔径雷达（ISAR）实时成像的性能,本文首先设计了一种基于TMS320C6678多核信号处理器（DSP）的高速实时信号处理平台,优化了功耗的同时提高了信号处理能力。其次,本文提出了一种利用窄带测量信息进行成像条件判断、成像数据选择和指导高速运动补偿的实时成像流程,并通过将该流程分割成几个独立的任务,在分析任务的实时性和任务间的通信的基础上,完成了任务在多核DSP上的分配。利用本文平台对实测数据进行处理,并将成像性能和实时性与单核DSP信号处理平台做对比,进一步验证了多核信号处理平台的处理优势和算法设计的合理性。      

基于并行DSP的雷达测量信号处理系统设计

介绍了由4片并行ADSP_TS101构成的基于CompactPCI总线的雷达测量信号处理系统,并详细分析了此信号处理系统的内部结构特征.该系统具有运算能力强、IO带宽大、通信手段多样、拓扑结构清晰以及通用性强等优点.系统利用并行DSP对毫米波雷达回波数据的分配处理,实现了高速的雷达信号处理,能够满足在进行雷达信号处理的同时,实现毫米波雷达目标回波数据存储功能的需要,为雷达目标电磁特性分析提供了有价值的测量数据.     

基于多DSP与FPGA的视频处理平台硬件设计

在视频处理中,随着视频信号分辨率和帧率的提高,不仅需要提高信号处理算法性能,还需要非常灵活的体系结构,以便能够高效实时地处理视频信号。提出了一种专为高分辨率、高帧率的视频信号处理而设计的高速处理平台,采用了多DSP+FPGA的方案,系统中,FPGA和中心节点DSP要对图像信号进行协作处理,FPGA负责图像信号的采集和预处理,DSP芯片负责图像信号数据转发、后处理和输出,高速度、高容量、高性能的结构特点可轻松应对高速的视频信号、图象的采集处理分析。     

TigerSHARC声呐信号处理系统设计与研究

采用大规模的TigerSHARC DSP高速并行信号处理板对吊放声呐信号处理系统进行设计与研究.该处理板共有8片ADSP-TS101芯片,整板采用共享外部总线和分布式并行处理相结合的网络互联结构,大大增强了DSP芯片之间的I/O吞吐量和处理速度,在设计中充分利用了ADSP-TS101芯片强大的Link口扩展功能,使各模...     

一种基于DSP的数据以太网传输系统

为了满足高速信号处理要求,本文设计和实现一种基于DSP的高速数据以太网传输及处理系统,能够实现超过1M字的采样,并实时通过以太网传输给上位机.通过32位150M快速DSP(TMS320F2812)控制CPLD(EMP240)驱动10M的RTL8019AS网络芯片,实现了DSP和上位机的以太网数据传输,速度超过1M.利用数字信号处理器DSP和RTL8019AS实现了以太网数据的实时传输,完成了以TMS320F2812为核心处理系统与以太网连接的硬件接口.应用此硬件平台实现了嵌入式TCP/IP协议,完成了通过以太网和机之间传输数据.     

基于并行DSP的实时ISAR成像系统设计

介绍了一种基于并行DSP的高速实时ISAR成像系统.为实现高速实时信号处理,基于DSP+FPGA的结构和CPCI总线技术设计实现系统硬件平台,然后对ISAR实时成像算法进行分析,将其映射到硬件平台,给出了成像算法工作流程,并分析说明了DSP的优化设计,最后将该系统用于实际的雷达数字信号处理并给出了实时成像结果.试验证明,该系统发挥了DSP的优势,具有运算能力强、接口方便等特点,能够实现目标的实时ISAR成像,最高成像频率达到4帧/秒.