基于FPGA的仿真系统数据采集控制器IP核设计

介绍了在大型工业模拟仿真系统中,利用FPGA和软IP核实现数据采集及收发控制的方案,并对其进行设计实现.重点阐述了在发送指令和采集接收两种数据流模式下,该IP核的控制处理逻辑及工作状态机的设计及实现.同时,设计仿真测试对其进行验证.经测试验证,该IP核能实现对前端模拟仿真设备状态实时采集并控制的功能,达到了设计目的.     

在8051 IP核基础上用FPGA实现数据采集

介绍在FPGA中利用硬件描述语言完成8051微控制器IP核的设计方案、开发流程及设计中的几个技术要点,最后在Altera公司的ACEX1K100QC208芯片上实现8051IP核,并例举其在一高速数据采集中的嵌入式应用,为基于FPGA的嵌入式系统设计提供可参考的实例。     

基于FPGA软核的高速数据采集系统设计

为解决不同性能指标数据采集系统开发时间较长的问题,提出了一种将FPGA软核技术应用于高速数据采集系统设计的方法.系统以Xilinx公司的FPGA为例设计软核,使用VHDL语言对软核进行模块化设计.介绍了数据采集系统的硬件电路、USB固件程序、USB驱动程序以及LabVIEw上位机的设计.该数据采集系统结构可移植性强,有利于缩短同类型系统设计研发周期.     

基于嵌入式的多通道高速数据采集系统

给出了一种多通道高速数据采集系统的设计方法,与传统的采用ISA总线的采集卡相比,具有速度快、精度高和实时性好的特点。本设计采用了比较常用的FPGA、高速AD9051、高速FIFO等实现了高速采集系统,用DMA控制技术将采集到的数据直接存储到高速FIFO中,再由单片机将数据读出,并通过USB端口传到上位机中,最后用LabVIEW软件开发的界面进行数据的显示和分析。实验表明该采集系统有通信速度快,可靠,增益可调,可连续采样等特点,更加适合应用于测试系统。     

VGA控制器IP核的FPGA实现

随着高速图像处理的发展,VGA控制器IP核已成为SoC芯片中的一个重要部件.这里介绍一种使用FPGA芯片实现对VGA控制器的Verilog HDL设计方案.该方案采用FPGA设计VGA接口以将要显示的数据直接送到显示器上,加快了数据的处理速度,提高了系统的兼容性,比同类控制器有着占用资源少、时钟延迟小等特点.     

基于FPGA的IP核开发板的设计及测试

介绍一种能嵌入8051 IP核的硬件开发板的设计流程及方法。以交通灯控制器为实例,给出基于IP核的嵌入式系统开发的一种方案。该方案可以满足较复杂的IP核设计和测试需求。     

USB设备控制器IP核系统设计及FPGA实现

本文针对USB设备单芯片设计方法,介绍一种USB设备控制器IP核系统的设计,提出SIE核心控制流程,能满足设备控制器最大限度精简指令,同时对USB设备控制器如何屏蔽USB协议做了部分探讨,并简述了FPGA验证。     

基于FPGA的高速多通道数据采集系统的设计

为了解决电力机车可控硅存在的动态击穿问题,提出设计可控硅整流装置实时监测系统,实时发现可控硅的技术状态的解决方案,并且针对监测系统的数据采集部分提出以FPGA作为多通道数据采集控制核心的设计方案,进行了具体设计,该系统有数据采集模块、数据存储器读写模块和数据通讯模块三大功能模块组成,与传统的以单片机为控制核心的多通道数据采集系统相比,该系统具有性能稳定可靠、实时性强、体积小、功耗低等优点。     

基于FPGA的多通道SSI通信控制器设计

采用VHDL硬件描述语言,以Xilinx公司的FPGA为设计平台,设计实现了以开源软核MC8051为核心的控制单元,控制4路SSI协议模块的SoPC架构的通信控制器,并对通信控制器进行了功能仿真与验证.该控制器可灵活进行IP核模块扩展,并可作为外围处理机与TI公司TMS320C6000系列DSP进行互连通信,将慢速串行...     

基于IP核的高速数据采集存储系统设计

本文介绍了一种用于飞行器下传数据处理的高速数据采集存储系统。整个系统的核心，数据接口卡的逻辑设计和PCI总线接口设计均在一片FPGA中实现。数据的传输采用DMA技术进行，在达到较高的传输速率的同时并不占用CPU。基于WDM开发的驱动程序和应用程序使得系统可以稳定运行于Windows2000／XP系统上。经过传输测试。系统的数据传输速率可以达到300Mbps,完全满足设计的要求。     

基于ADS8364与USB接口的高速数据采集系统

本文介绍了高速数据采集系统的设计,该设计根据高速A/D转换器ADS8364的时序,采用FPGA硬件直接控制高速A/D转换器的数据转换和输出,并在单片机AT89S52的控制下,将转换数据通过专用USB接口模块PDIUSBD12,传送给上位PC机,文中详细叙述了ADS8364和USB接口模块的运用模式和具体硬件连接方式,介绍了系统的信号流程,以及主要软件模块设计。     

基于ADS8364的多通道高速数据采集处理系统

提出了一种基于ADS8364的多通道同步实时数据采集处理系统的设计与实现方案,给出了硬件接口电路及部分关键的程序.该设计以ADS8364与TMS320LF2407A-40为核心器件,具有6个独立的A/D通道,能实现16位数据采集.将该系统应用到语音实时处理中,结果表明,该系统能够满足实时语音处理要求,效果较好.     

基于FPGA的高速多路视频数据采集系统

针对同时处理高速多路视频数据的需求,以NiosII软核CPU为核心,通过在FPGA上构建可编程片上系统（Sys—ternOnProgrammableChip,SOPC）,利用SOPC系统自定义外设接口,配合DMA技术,完成对A／D转换后的多路视频数据的同时解码采集。视频解码模块采用滑动窗法快速检测定时基准信号。FPGA可重构的特性可以使系统根据实际应用需要在原方案基础上扩展、裁减功能模块,并根据资源情况重构系统,达到资源与效率的最优匹配。     

基于FPGA的高速多路数据采集系统的设计

本文介绍了一种基于FPGA的高速多路数据采集系统的设计方案,描述了系统的主要组成及FPGA的实现方法.在硬件上FPGA采用ACEXIK100器件.用于实现A/D转换器的控制电路、多路数据转换与存储器等电路.软件上采用MAX+PLUS Ⅱ的LPM参数化模块库和VHDL硬件描述语言实现.A/D转换器采用的是高速及高精度的MAX120器件.     

基于FPGA的卡尔曼滤波器的设计与实现

采用 FPGA 硬件实现卡尔曼滤波器,解决了采用 DSP 软件方法实现存在的并行性和速度问题。以基于 FPGA 的数据采集系统为硬件平台,根据模块化设计思想,采用 VHDL 编程实现ADS8364芯片控制模块,利用 FPGA 的系统级设计工具 DSP Builder 设计卡尔曼滤波器模块,给出模块的软件仿真结果并完成整个系统的硬件验证。结果证明了设计的正确性,同时表明采用 DSP Builder使卡尔曼滤波器的 FPGA 硬件实现更加简单,速度更快。     

基于FPGA的多通道数据采集控制器设计与实现

为增强通用计算机数据采集(DAQ)控制系统的实时性能,设计多通道数据采集控制器。基于现场可编程门阵列技术,采用数据采集有限状态机时序代替CPU串行指令完成通道切换与数据缓存,降低系统负载。通过时间戳同步机制,提高DAQ控制系统在多级缓冲机制下的实时性,并将该控制器逻辑移植到Cyclone IV芯片上进行实现。测试结果表明,该控制器可有效降低CPU及操作系统负载,提升数据实时性及采样带宽精度。     

基于AD9224及FPGA的高速数据采集系统设计

介绍了基于FPGA及AD9224的高速数据采集系统。该设计用AD9224来实现AD转换,用FPGA实现控制逻辑,用FIFO作为AD转换与FPGA之间的高速缓冲存储区。实现了高速数据采集、数据的快速传输和模块灵活控制三者的结合。FPGA模块设计使用VHDL语言编写,用MAXPLUS实现软件设计和仿真验证。     

基于TMS320LF2407的数据采集与处理系统的设计

基于DSP的数据采集系统相对于基于单片机的数据采集系统更能满足电力系统在精确度和实时性方面的要求。首先对芯片TMS320LF2407和ADS8364的特点做了介绍,重点阐述了ADS8364的硬件设计以及与DSP的接口电路。该系统主要完成电力系统中模拟信号的精确采集,实时监测电力系统的运行状况,在故障时可向上位机报警,同时记录实时运行数据。这种高效的数据采集与处理系统,可广泛地应用于各种智能仪表、自动化控制设备中,有很好的市场应用前景。