一种基于DDS的四阶锁相环设计

基于高分辨率DDS设计出一种超窄带高阶锁相环。该四阶锁相环由数字低噪声鉴频鉴相器、三阶二类环路滤波器、椭圆低通滤波器、14比特高分辨率DDS和1GHz超低相噪VCO构成。锁相环采用CPU控制补偿的方法以获取更快的锁定时间、更低的输出参考相位噪声和更大的相位裕度。电路可用于高精度时钟参考和基带时钟恢复等复杂系统中。     

一种单片机控制下的锁相频率合成器的设计

用单片机控制大规模集成锁相环频率合成电路来构成多频点频率合成器,使大规模集成锁相环频率合成电路的功能得到充分发挥。主要介绍该合成器的构成及关键件电路,并阐述了单片机控制系统的硬件结构及软件设计方法。     

一种10.5GHz无线接入射频系统频率合成器的设计

文章较详细介绍了一种10.5GHz宽带无线接入射频系统频率合成器的设计,该合成器采用了温补晶振、介质振荡器和数字锁相相结合的方案,最大限度减少了射频滤波器和放大器的使用,相噪得到合理优化,特别是环路简洁、可靠性高、环境适应性强。     

一种可预置频率合成器的设计

介绍了利用大规模锁相环频率合成电路设计可预置多频频率合成器的原理及方法,并举例加以说明,所设计的频率合成器具有结构简单,操作方便,频率稳定高等特点。     

一种用锁相环MC14046构成的新型频率合成器

叙述了MC14046芯片的主要特点和功能，分析了用锁相环构成频率合成器的工作原理，介绍了一种用MC14046构成的新型频率合成器。     

短波接收机数字锁相频率合成器的设计

提出了基于DDS/PLL混合的频率合成器的设计方案,给出了主要的硬件选择,并且对该频率合成器的杂波抑制和相位噪声进行了分析,最后对样机的性能进行了测试,结果表明该频率合成器具有很好的性能,可应用于短波接收机中。     

一种宽带直接频率合成器的设计

本文介绍一种高性能的宽带直接频率合成器的设计方法,可实现频率合成器的高分辩率。在S波段,该合成器在偏离载波1kHz时相位噪声优于-124dBc／Hz,杂散抑制达到70dBc,变频时间小于200ns。     

基于ADF4350锁相频率合成器的设计与实现

为了在天线接收机中产生精准的本振频率,以10 MHz的晶振作为ADF4350锁相频率合成器的输入信号,并以单片机控制ADF4350的本振作为输出信号。运用仿真软件ADF435X,计算得出ADF4350芯片输出2.422GHz时的6位寄存器的数值,并使用ADIsimPLL3.41软件仿真得出ADF4350的外围环路滤波器的电阻值、电容值和相位噪声值。硬件电路测试结果表明,ADF4350输出频率为2.422GHz,相位噪声可以达到低相噪模式。     

数字频率合成器设计分析

介绍频率合成的基本概念及频率合成器的技术指标,对设计的频率合成器的主要工作原理及性能进行分析.     

频率合成器的设计与实现

直接数字频率合成(DDS)是一种以固定的精确时钟源为基准,利用数字处理模块产生频率和相位均可调的输出信号的技术.为实现直接数字频率的合成,以美国Intel公司的DDS芯片8254和ATEML公司的芯片AT89C51为核心部件,给出一款频率合成器的设计方案.用户通过拨码开关输入所需频率信号的数据,利用单片机寻址相应的频率控制字,输入DDS芯片内核,通过改变调用ROM表中频率控制字的地址,来实现输出频率跳变的目的,同时在DDS输出端增加一个低通滤波器和放大器,可达到抑制杂散同时对输出信号进行放大,最终得到所要求的输出波形.     

用于频率综合的电荷泵锁相环电路设计

在阐述了锁相环频率综合的工作原理、分析和设计方法的基础上,结合环路稳定性和相位噪声两方面因素对锁相环电路进行了建模及分析。采用安捷伦公司的ADS软件对锁相环进行了系统设计及仿真,并采用Cadence公司的Spectre-RF系列软件进行了锁相环具体电路设计和仿真。采用该方案设计的锁相环输出频率范围18.15 23 GHz,相位噪声-90 dBc/Hz,锁定时间小于5μs。     

降低锁相式频率合成器相位噪声方法研究

针对锁相式频率合成器噪声特点,简述了相位噪声的表征形式,分析了锁相式频率合成嚣相位噪声的产生原因,提出了几种降低相位噪声的方法．ADS软件仿真的结果表明,这几种方法能够有效地改善锁相式频率合成器的相位噪声特性,提高频率合成器的稳定性,具有实际运用意义．     

大规模集成锁相环微波频率合成器

介绍了锁相环路频率合成器的应用、由单片机控制的大规模集成锁相环频率合成器总体方案，主要电路的设计与偏程，调测结果及其改进，该合成器的工作频率范围为９００￣１０００ＭＨｚ，频率间隔为１ＭＨｚ，单边相位噪声功率谱密度为－７６ｄＢｃ／１Ｈｚ／１ｋＨｚ。     

锁相跳频源的极值相位裕量设计法

针对电流型电荷泵PLL频率综合器芯片,提出一种称为极值相位裕量的无源环路滤波器方案和设计方法。使PLL频率合成器成为2型(3~4)阶环;论证了设计公式,并用良好设计方法研制了一个L波段的跳频源。该跳频源在相位噪声、调频速度和杂散抑制等方面的性能指标较高。     

一种基于四阶累积量的改进快速ICA算法

快速ICA(独立分量分析:Independent Component Analysis)算法是目前非常流行的一种好算法.以四阶累积量作为优化判据,在分析批处理的固定点快速分离算法基础上,对牛顿迭代法进行了一系列改进,提出了一种新的独立分量分析算法,计算机的仿真结果验证了该改进算法的有效性.     

有源二阶锁相环路滤波器设计

为了改善锁相环频率合成器的性能,对有源二阶锁相环路滤波器的设计方法进行了总结与归纳.根据环路滤波器传递函数和单环锁相系统传输函数,通过工程算法计算环路滤波器各个参数,分析了不同环路带宽和杂散因素等对环路滤波器设计的影响.以单环锁相环为例,对有源二阶锁相环路滤波器进行了设计,运用ADS软件进行仿真,对结果加以对比分析,证明该环路滤波器能使锁相环频率合成器满足低杂散、低相噪、快速锁定的性能要求.     

DDS/PLL组合跳频频率合成器

为了弥补数字式频率合成(DDS)和集成锁相环(PPL)各自的不足,研制并设计了以AD7008为核心的DDS芯片及集成锁相环芯片MC145152构成的频率合成器.该频率合成器的输出频率范围:900～1000MHz:频率步进:12.2KHz;杂散≤-60dB/s;转换时间≤1ms.     

任意波发生器VXI模块的设计

提出了自动测试系统激励激的任意波发生器ＶＸＩ模块的设计构成其工作原理,主要的逻辑电路均脸用ＣＰＬＤ集成,并通过了仿真验证。