有源二阶锁相环路滤波器设计

为了改善锁相环频率合成器的性能,对有源二阶锁相环路滤波器的设计方法进行了总结与归纳.根据环路滤波器传递函数和单环锁相系统传输函数,通过工程算法计算环路滤波器各个参数,分析了不同环路带宽和杂散因素等对环路滤波器设计的影响.以单环锁相环为例,对有源二阶锁相环路滤波器进行了设计,运用ADS软件进行仿真,对结果加以对比分析,证明该环路滤波器能使锁相环频率合成器满足低杂散、低相噪、快速锁定的性能要求.     

全数字锁相环接入滤波器时的性能

本文讨论的全数字锁相环包括过零检测器和环路滤波器。用随机徘徊模型分析高斯噪声条件下的环路性能,环路的部分性能因滤波器而得到明显改善。文中的一些曲线可供设计电路时参考。     

关于二阶二型取样锁相环中辅助滤波器的讨论

实际应用的取样锁相环路大多属于二阶二型锁相环路。在取样锁相环路中往往需要附加辅助滤波器,以提高对取样波纹的抑制能力。低通辅助滤波器引入的附加极点不应该影响环路原有的设计性能。本文从辅助滤波器对开环传递函数的模和相位两方面的影响出发,讨论了附加一阶低通辅助滤波器的设计准则。给出了在常用的有源比例积分滤波器及采用电流型鉴相器的环路中,附加一阶低通辅助滤波器的设计公式。最后讨论了附加低通辅助滤波器的电路及其相位校正问题。     

低相位噪声微波锁相频率合成振荡器的设计

主要讨论了低相位噪声微波锁相频率合成器的设计 ,并对影响其相位噪声的主要因素如环路滤波器、分频器、鉴相器及压控振荡器 (VCO)分别作了分析和讨论 ;指出了在鉴相器、分频器预先选定的条件下 ,如何设计环路滤波器和压控振荡器而获得最佳的相位噪声性能。     

高动态条件下改进的EKF载波跟踪环路

针对高动态环境下扩展Kalman滤波器跟踪环路的性能,分析了该跟踪环路的带宽特性,建立了环路带宽的数学模型.在此基础上,提出了一种改进的扩展Kalman滤波器跟踪环路.在不同条件下对2种算法的环路带宽特性做了分析比较,结果表明改进算法的环路带宽比NASA提出的常规算法显著减小.在相对加加速度为100 g/s的高动态条件...     

改善锁相频率合成器性能的一种有效方法

锁相频率合成器是现代频率合成器的一种主要型式，其性能主要取决于锁相环路的参数与调整状态，提高频率合成器的性能，有重要的实际意义，本文提出了一种在环路滤波器中加补偿电容来改善频率合成器性能的方法；并给出了现代锁相频率合成器的典型电路，环路参数的设计与选择及补偿后性能改善的实验结果。     

一种自适应环路的实现及调试方法

设计实现了一种自适应环路,提出和推导了调试此类电路的方法,其自适应环路和调试方法具有较好的通用性.实验结果表明,所设计的自适应环路性能优良,此类调试方法方便,可靠。     

用于减小定时抖动的数字预滤波器设计

推导了一种用于减少定时抖动数字预滤波器的冲激响应表达式,提出了一种数字预滤波器的设计方法,设计了一种优化数字预滤波器。通过对定时恢复环的仿真,讨论了环路的收敛情况,比较了所设计的数字预滤波器和无预滤波器时环路定时抖动与信噪比、定时抖动与环路噪声带宽、误码率与信噪比的数量关系,证实所设计的数字预滤波器对减少定时抖动非常有效。     

改善锁相环路捕获性能的又一途径

普通锁相环路中,同步性能与捕获性能对环路设计的要求是矛盾的,需采用一些辅助方法来改善其捕获性能。常用的办法有采用非线性环路滤波器、在压控振荡器上加扫描电压或注入信号以及结合鉴频环路使用。本文研究将正弦鉴相特性进行非线性校正之后对环路捕获性能的影响,导出了经非线性校正后的等效鉴相特性以及由此构成的一、二阶环的性能。分析表明,校正后仍能保持原有环路的同步性能,同时却能明显地加宽捕捉带、缩短捕捉时间。对鉴相特性实施非线性校正是改善锁相环路捕获性能的有效途径,如何寻找更易于实现更有效的非线性函数,还值得进一步探讨。     

锁相倍频器的相位抖动及其抑制措施

定量分析了数字式锁相倍频器输出信号的相位抖动 .针对抖动产生的两个主要原因 ,在环路前和环路中分别插入窄带滤波器和辅助环路滤波器 .此外 ,利用一个基本的锁相环路作为跟踪式相位滤波器 ,可进一步提高锁相倍频器输出的频谱纯度     

降低锁相式频率合成器相位噪声方法研究

针对锁相式频率合成器噪声特点,简述了相位噪声的表征形式,分析了锁相式频率合成嚣相位噪声的产生原因,提出了几种降低相位噪声的方法．ADS软件仿真的结果表明,这几种方法能够有效地改善锁相式频率合成器的相位噪声特性,提高频率合成器的稳定性,具有实际运用意义．     

锁相跳频源的极值相位裕量设计法

针对电流型电荷泵PLL频率综合器芯片,提出一种称为极值相位裕量的无源环路滤波器方案和设计方法。使PLL频率合成器成为2型(3~4)阶环;论证了设计公式,并用良好设计方法研制了一个L波段的跳频源。该跳频源在相位噪声、调频速度和杂散抑制等方面的性能指标较高。     

宽带小步进特高频频率合成器的实现

直接数字合成(DDS)是近年发展非常迅速的一种新型合成技术，有频率分辨率高，转换时间短等特点，与锁相合成技术(PLL)配合，可以设计出频带宽、分辨率高的频率合成器．介绍了DDS的基本原理及DDS PLL的基本实现方法，设计了一种特高频率、宽频带、小步进的频率合成器．     

X~Ku波段宽覆盖捷变频频率合成器研制

提出了一种宽相对覆盖、低相位噪声的捷变频频率合成方法。该方法首先利用混频锁相环方法进行宽带锁相得到低相噪性能与捷变频性能,进而针对混频锁相环在宽覆盖情况下环路带宽急剧变化而导致系统相噪和捷变频性能下降的问题,提出实时调节锁相环电路的鉴相增益,以对压控振荡器的等效压控增益非线性进行补偿,从而实现在宽覆盖范围内锁相环环路带宽基本保持恒定,即确保所覆盖范围内低相噪性能与捷变频性能的一致性。基于本方法研制实现的11.1~13.1 GHz,最小步进10 MHz的宽覆盖合成器全范围环路带宽基本保持在600 kHz,输出信号相噪优于-83 dBc/Hz@1kHz,捷变频时间小于10 μs。     

用于频率综合的电荷泵锁相环电路设计

在阐述了锁相环频率综合的工作原理、分析和设计方法的基础上,结合环路稳定性和相位噪声两方面因素对锁相环电路进行了建模及分析。采用安捷伦公司的ADS软件对锁相环进行了系统设计及仿真,并采用Cadence公司的Spectre-RF系列软件进行了锁相环具体电路设计和仿真。采用该方案设计的锁相环输出频率范围18.15 23 GHz,相位噪声-90 dBc/Hz,锁定时间小于5μs。     

低相噪频率合成器中环路滤波器仿真研究

为了改善短波跳频电台中频率合成器的相位噪声特性,分析了DDS激励PLL式频率合成器中锁相环单元工作过程,基于ADI公司的PLL芯片ADF4001,就相位噪声问题对环路滤波器进行了设计.从带宽和相位余量出发,通过一种参数的近似算法,重新计算设定滤波器各种参数值,有效降低了滤波器相位噪声.最后用ADIsimPLL仿真软件对锁相环进行了仿真.结果表明：在70MHz输出时,经计算调整后的系统噪声性能比调整前优化可达0.79%,滤波器噪声性能的优化可达4%.有效改善了频率合成器的相位噪声特性.     

11.8GHz低相噪频率源的设计

针对汽车防撞雷达系统,设计了11.8GHz低相噪频率源.在对锁相环技术研究的基础上,分析相位噪声达到要求指标的可行性,并介绍鉴相器电路、压控振荡器电路以及环路滤波器电路的设计.测试结果表明该输出频率为11.8GHz的频率源获得很好的相位噪声性能,实现1kHz处相位噪声指标优于-90dBc/Hz,并且其他指标均达到要求.11.8GHz低相噪频率源能提高汽车防撞雷达系统的性能.     

伪随机序列快速跳频频率合成器的研制

军用跳频通信系统为了提高抗干扰能力和达到高的通信性能,要求跳频频率合成器具有高的跳频速度、低的相位噪声和杂散电平,同时输出频率按照伪随机序列跳变.本文介绍了一种伪随机序列快速跳频频率合成器.本跳频频率合成器采用直接数字频率合成技术(DDS)和锁相频率合成技术(PLL)相混合的形式产生高精度、高稳定的频率输出.该频率合成器的输出频率按m序列快速跳变,输出信号带宽为:350～510MHz,相位噪声优于-90dBC/Hz/1KHz,杂散电平优于-60dB.该频率合成器能应用于军用跳频通信系统,改善通信系统的抗干扰能力.     

短波接收机数字锁相频率合成器的设计

提出了基于DDS/PLL混合的频率合成器的设计方案,给出了主要的硬件选择,并且对该频率合成器的杂波抑制和相位噪声进行了分析,最后对样机的性能进行了测试,结果表明该频率合成器具有很好的性能,可应用于短波接收机中。