HDL验证中的覆盖方法分析

仿真是测试硬件设计的最有效方法。运用覆盖方法来评估测试向量是仿真的主要问题之一。文中分析了几种流行的覆盖方法，并蛤出了相应的例子。     

HDL验证中的覆盖方法分析

仿真是测试硬件设计的最有效方法。运用覆盖方法来评估测试向量是仿真的主要问题之一。分析了几种流行的覆盖方法,并给出了相应的例子。     

设计用可综合HDL

毫无疑问，ＨＤＬ（硬件描述语言）已成为ＡＳＩＣ／ＦＰＧＡ设计的主流，其优越性是不容置疑的。然而，从ＲＴＬ级ＨＤＬ到正确的电路还有一定的距离，在ＲＴＬ级仿真正确的设计，并不一定能综合产生正确的门级网表，对于过去习惯于使用原理图来设计的工程师，刚开始使用...     

硬件描述语言ABEL—HDL及其逻辑设计

介绍了硬件描述语言ＡＢＥＬ－ＨＤＬ的特点、构成及描述,设计思想及其在实际中的应用。     

基于Verilog HDL设计的交通灯控制系统

Verilog HDL作为一种规范的硬件描述语言，被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持，可用不同器件来实现。利用Verilog HDL语言自顶向下的设计方法设计交通灯控制系统，使其实现道路交通的正常运转，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Xilinx ISE6．02和ModelSim 5．6完成综合、仿真。此程序通过下栽到FPGA芯片后，可应用于实际的交通灯控制系统中。     

HDL语言实现恒虚警率

介绍了广泛用于雷达信号处理之中的恒虚警率的基本原理,并运用自顶向下的设计分析方法,给出了采用Alter公司AHDL语言和EPLD10k器件进行的设计.     

如何用Verilog HDL来设计数字系统

详细阐述了硬件描述语言的特点,并以用Ｖｅｒｉｌｏｇ ＨＤＬ设计Ｃａｃｈｅ为例,说明如何采用自顶向下方法设计数字系统以及这种设计的优越性。     

RVM验证中的代码覆盖分析及其应用

本文首先阐述了进行代码覆盖分析的必要性;然后,简单介绍了RVM(参考验证方法学)验证中代码覆盖分析的类型以及覆盖结果的产生过程;最后,结合实例,详细说明了如何在验证过程中进行代码覆盖分析,以达到芯片设计的代码覆盖率目标.本文的主要目的就是通过论述代码覆盖分析学,为验证人员提供一定的参考,使用的工具是VCS仿真工具,平台搭建方法是RVM参考验证方法学.     

代码覆盖与功能覆盖映射方法探究

本文通过介绍目前国际先进的软件测试代码覆盖统计技术,对白盒测试和黑盒测试的特点进行对比,分析两种方法的特点和不足,从而综合两种测试方法,对如何将代码覆盖信息转换为功能覆盖信息技术问题进行探究,解决如何将代码覆盖信息转换为功能覆盖信息技术问题,提供一种将代码覆盖信息转换为功能覆盖信息的方法,从功能角度设计新的测试用例覆盖未测试的代码,并提供了原型开发系统的示例,从而搭建白盒测试与黑盒测试之间桥梁,充分发挥白盒测试与黑盒测试各自特长,提高测试充分性和效率。     

应用于可编程逻辑器件的HDL设计优化

文章介绍了基于可编程逻辑器件和综合工具的HDL设计优化的常用方法。     

在HDL设计中巧用卡诺图

卡诺图是进行逻辑代数化简的一种常用工具。为解决两个信号变化序列不相同的问题,提出在HDL设计中使用卡诺图化简的方法快速寻找信号映射关系的设计技巧,介绍了其基本原理,结合实例详述了该技巧应用的方法步骤。仿真和综合的结果表明这种设计方法不仅快速有效,而且提高了代码执行效率,节省了逻辑资源。     

积分位同步原理及其HDL实现

位同步是数字通信中必不可少的环节,位同步的功能的好坏直接关系到一个数字接收系统的性能。位同步有外同步与自同步之分,自同步主要有微分同步与积分同步2种。简要介绍了2种同步方法的工作原理及各自的优缺点,并主要介绍了这2种同步方式的鉴相器的区别。HDL是设计数字逻辑电路必不可少的通用工具,该文给出了位同步性能较好的积分型自同步的一个HDL实现。     

用HDL语言实现循环冗余校验

文章介绍了用硬件描述语言（HDL）实现循环冗余校验（CRC）的方法。     

Verilog HDL代码描述对状态机综合的研究

verilog HDL语言在芯片设计中应用广泛，而有限状态机的设计是数字系统设计的关键部分。本文介绍了有限状态机的设计，探讨了Verilog HDL代码描述会对状态机的综合结果产生的影响，最后通过一个序列检测器的设计进行实例说明，     

硬件描述语言与数字电路教学

以交通灯控制器的设计为例,介绍了ABEL硬件描述语言在 电子设计中的应用 ,并探讨了硬件描述语言对数字电路设计方法的影响及现代数字电路和教学方法。     

Verilog HDL中阻塞与非阻塞过程赋值的区别与应用

阻塞与非阻塞过程赋值在Verilog语言中是最容易混淆的两种结构，正确理解两者在仿真和综合中的区别是很困难的。阻塞与非阻塞过程赋值的误用不仅在仿真时会产生一些逻辑错误，而且会造成仿真与综合的不一致，更为严重的是往往这种错误不易被发现。为解决这一问题，必须深刻理解阻塞与非阻塞过程赋值的功能和执行过程的本质区别。并在此基础上运用一些可以产生可综合逻辑并能避免仿真错误的重要的编码风格，才可以有效地避免阻塞与非阻塞过程赋值的误用。