VITAL——设计ASIC模型的VHDL基准

ＶＩＴＡＬ是ＩＥＥＥ新近制定的一个用ＶＨＤＬ建立ＡＳＩＣ模型库的基准，它为ＡＳＩＣ库的建立，电路设计的描述提供了便利的，格式相对固定的描述方法，并为提高模拟性能提供了依据和基础，本文介绍ＶＩＴＡＬ的基本内容，并介绍用ＶＩＴＡＬ描述电路模型的方法。     

VHDL顺序语句的元件划分及其抽象电路结构的生成

讨论了RTL级VHDL顺序语句的语法、语义规则，以及功能元件、存储元件、通路元件的VHDL顺序语句的造型；并以if，case和赋值语句为核心，详细说明了if，case和赋值语句的语句结构树的生成算法，以及基于该语句结构树的VHDL顺序语句格式判别、元件划分算法和抽象电路结构的生成及其初步优化的算法．     

微机环境下基于VHDL的ASIC设计

本文简要介绍在微机上，通过ＶＨＤＬ语言描述，进行万门以上ＡＳＩＣ设计的方法及过程，并提供实例。     

一种基于CORDIC算法的坐标变换电路

在超声医疗仪器（如B超）的数字图像处理中,将超声探头所获得的极坐标形式的图像信号实时地在直角坐标系统的显示器上显示出来,图像信号从极坐标变换到显示系统的直角坐标是系统性能的关键。本文在介绍了CORDIC（Coordinate rotation digital computer)算法的基础上,提出子一种基于CORDIC算法的流水线型的坐标变换电路,随后给出了该变换电路用FPGA实现的过程和硬件仿真结果。硬件仿真结果表明,它的精度高、误差小。与其他方法相比,具有结构简单,易于VLSI实现等优点。     

采用单元库嵌入方式提高VHDL模拟器速度的研究

基于实际的高级综合系统,研究了提高大规模VHDL设计的模拟验证速度的方法。通过对多种模拟算法的分析比较和对系统原有模拟机制与算法的研究,提出了将该系统的单元库嵌入模拟核心的方法。该方法的实现显著地提高VHDL模拟器对大规模设计的模拟速度达2－4倍,提高了系统实用性。     

适应调试功能的VHDL模型及模拟算法

本文提出一种适应调试功能的ＶＨＤＬ模型及ＶＨＤＬ模拟算法－－－ＶＳＩＭ。它与可视化ＶＨＤＬ原理图输入工具ＶＤＥＳ和高级图形调试器ＶＤＢＸ结合在一起，为设计者检查、修改自己的设计提供了极大的便利。该模拟器采用层次式结构行为混合模型，保存ＶＨＤＬ描述的所有信息和结构，以利于实现调试功能。模拟算法采用基于进程的事件驱动算法及层次式模块调用算法，并提供模拟时间、语句行、模块（包括元件、进程和子程序）、信号     

基于电路模型的复杂网络节点相似度度量

针对复杂网络中节点相似度度量的问题,在物理学相关知识的启发下,运用相关模型提出了一种基于物理学中电路模型的节点相似度度量的方法.纯粹从节点间的链接图结构来计算节点间的相似度,节点间的相似度用物理学电路模型中的电阻来衡量:电阻越小,相似度越大;电阻越大,相似度越小.实验结果表明了该方法的有效性和合理性,提供了一种借用其它学科方法来解决复杂网络节点相似度度量的新颖方法.     

基于时钟周期的VHDL模拟算法

为了提高ＶＨＤＬ模拟器运行速度，使用了一种基于周期算法。这种算法利用同步电路的特点，通过忽略周期内部的定时信息得到很高的模拟性能。其缺点是这种算法只适用于同步描述，在实现ＶＨＤＬ模拟器过程中，设计了基于周期算法模拟核心和事件驱动算法模拟核心，对同步描述和非同步描述分别使用不同的模拟核心模拟，体现了协同模拟概念，经过实验，可知基于周期算法可以比较显著地提高ＶＨＤＬ模拟器速度。     

基于VHDL的浮点算法研究

浮点运算是数字信号处理中最基本的运算,但因为现行EDA软件没有提供浮点运算功能,使其在FPGA中的实现却是个棘手问题.文中提出了一种基于VHDL的高精度浮点算法,并以9位实序列为例,通过浮点数表示、对阶操作、尾数运算以及规格化处理等步骤高效并准确地实现浮点加/减法、乘法、除法以及平方根等运算,最后在FPGA中下载并实现了上述浮点运算,并给出测试结果.测试数据表明:所设计的浮点算法在其浮点数位宽所对应的精度范围内,可以在FPGA上成功地实现包含加、减、乘、除及求平方根等各种浮点运算.     

复杂几何模型的混合绘制算法研究

基于几何与图像的混合建模与绘制是解决复杂几何模型快速绘制的一个有效途径。提出一种复杂几何模型的混合绘制方法，首先给出基于风何投影的Warp变换公式，然后对几何模型进行预绘制，得到具有深度的图像；依据图像分辩率的对该图像进行几何重构，得到具有几何拓真诚关系的图像模型，并对该模型进行进一步修正；最后解决了模型的冗余检测问题。实验结果表明，该方法可以在保证较高逼真度的前提下实现复杂模型的快速绘制。     

数字电路的VHDL综合技术

系统介绍了数字电呼设计的VHDL综合技术和VHDL描述的三种主要方式，并给出了VHDL综合中应遵循的一些规则。     

用VHDL设计实现的家电控制电路例证

利用可编程芯片的编程特性和丰富的内部资源,用VHDL设计实现了一种家电控制电路,以满足个性化的要求。着重介绍控制芯片的工作原理、硬件构成及电路的设计过程,通过计算机仿真和实验证明了设计的正确性。     

VHDL语言在状态机电电路中的设计与实现

简要介绍了VHDL语言进行工程设计的优点,并详细说明了利用VHDL语言设计状态机电电路的过程,最后进行了仿真,仿真结果证明该设计能够实现状态机电路的功能。     

基于VHDL的有限状态机描述及综合

介绍了使用VHDL描述有限状态机的方法，重点分析了综合过程中的难点并提供了解决方法。最后以乘法电路为例实现了可综合的FSM描述并通过门级仿真验证正确性。     

基于VHDL的电表抄表器设计

文章在MAX＋PLUS Ⅱ开发环境下采用VHDL语言,设计并实现了电表抄表器,讨论了系统的四个组成模块的设计和VHDL的实现.每个模块采用RTL级描述,整体的生成采用图形输入法.通过波形仿真、下载芯片测试,完成了抄表器的功能.     

基于MATLAB的正弦稳态电路的界面设计

MATLAB语言以复数矩阵作为基本编程单元,具有强大的数值计算功能、图形表达功能及可视化的仿真环境。通过MATLAB提供的图形用户界面(GUI)设计与开发功能,设计开发GUI应用于电路分析和计算中,可以使复杂的计算变得非常简便,从而为电路分析提供了一个有效的辅助工具。     

基于VHDL的386EX ISA总线实现方法

讨论了386EXISA总线的硬件实现，提出了按模块化的设计方法建立硬件模型，并根据标准ISA总线的要求建立基于HDL的元件库，元件库具有灵活性好，扩展性强的特点，设计者可根据需要任意修改库单元，灵活的接口功能使用户可方便地将各模块加入到设计中。     

可编程GOLD码的VHDL实现

论文讨论的是基于VHDL实现在系统编程平衡GOLD码逻辑电路设计,给出周期与相位可编程平衡GOLD码生成电路设计方案.该方案由最长线性移位寄存器与可选反馈支路构成.在此基础上,论文给出了可实现GOLD码码长在511、1023与2047间可编程变化的设计实例及其VHDL代码,经Quartus Ⅱ 6.0编译与仿真后,结果表明采用文中所述的设计方案是可行的.     

基于VHDL的新型舰用便携式电缆检测装置研究

传统的舰用电缆检测方法单一、繁琐、劳动强度较大以及检测精度较低,针对此问题提出了用硬件描述语言VHDL进行系统设计,并着重介绍了新型舰用便携式电缆检测装置系统组成、软硬件的设计与实现方法以及用HDB3编码器进行电路仿真.实践证明,通过VHDL设计的便携式检测装置的检测精度较高,操作方便,具备一定的推广应用前景.     

基于USB的CRC算法及其VHDL实现

差错控制是数据通信中常用的传输错误检测措施。接收端通过对接收到的数据进行循环冗余校验(CRC),就可以检测出数据包在传输过程中是否发生损坏。本文详细介绍CRC的基本原理、USB协议中的CRC算法及其VHDL实现。与传统的软件编程实现相比,采用VHDL实现具有更高速度和可靠性,而且可以很方便地嵌入到应用系统中,具有广泛的应用前景。