基于VHDL的UART IP核设计

IP核技术是SOC设计的一个主要部分,如何进行IP模块设计是目前和未来微电子设计的主要方向,这可使我们利用现成的IP模块快速完成自己的设计。通过利用VHDL设计UART的IP核说明了IP核或者大型设计的流程以及IP核设计在以后的集成电路设计中的重要性。     

使用SystemC设计UART IP核

IP核技术是系统芯片SOC设计中的一个重要部分，如何实现和利用IP核减小SOC设计的复杂度成为目前微电子设计中的热点。将UART通信技术核心功能设计成紧凑的IP核，易于应用在各种嵌入式环境。本文说明了如何使用SystemC语言工具设计该IP核。     

基于FSL总线的UART外设IP核设计

介绍基于MicroBlaze的SoPC系统中FSL总线的结构特点,并对FSL总线和OPB总线加以比较;给出了基于FSL总线的UART外设IP核的硬件设计和驱动设计,并通过实验加以验证。实验证明,设计的UART外设IP核可以集成到SOPC系统中正常工作。     

基于FPGA的UART IP核设计与实现

本文设计了一种基于FPGA的UART核,该核符合串行通信协议,具有模块化、兼容性和可配置性,适合于SoC应用.设计中使用Verilog HDL硬件描述语言在Xilinx ISE环境下进行设计、仿真,最后在FPGA上嵌入UART IP核实现了电路的异步串行通信功能.     

基于FPGA的UART IP核设计与实现

UART控制器是计算机串行通信子系统和电信领域广泛使用的设备;针对工程应用中UART内部FIFO空间不能满足需求的问题,结合UART的特点以及FPGA设计可移植性的优势,提出一种基于FPGA芯片的嵌入式UART IP核设计方法;对于接收和发送通道分别配置有256字节的先进先出堆栈,有效减小了对CPU资源的占用,提高了IP核性能;而且在每帧数据之间增加字间隔,并通过编程设置字间隔长度,可有效解决不同设备间处理数据速度有差异的问题;利用硬件描述语言VHDL来实现设计,并完成了UART的功能和时序仿真,结果显示设计满足要求,具有良好的使用价值。     

基于FPGA的UART自适应接收IP核设计

为解决串行传输时发送方波特率多变情况下接收方每次都需要与发送方进行波特率约定的问题,设计了UART自适应接收IP核,在FPGA内部设置波特率库,利用0校验位和空闲位持续时间准确识别波特率,实现了UART的自适应接收,同时基于VHDL将整个模块封装为IP核,进一步提高了设计的通用性。通过Vivado内部仿真工具进行仿真,仿真结果表明,本设计可以在设置的波特率库下进行UART的自适应接收。     

支持IRDA协议UART的IP核设计

IP核技术是片上系统(SOC)设计的重要技术，已成为目前微电子设计的热点和主要方向。本文根据划分功能模块的层次化设计方法，设计支持红外通信协议IRDA1．0的UART IP核，并以此说明在集成电路中IP核的设计及复用的重要性。     

基于FPGA的智能卡控制器的实现

尝试在FPGA上实现对IC卡的控制,运用EDK中的IP开发工具生成一个智能卡控制器的IP核,用以实现对IC卡的硬件控制.     

基于AMBA总线UART IP核的设计与实现

在兼容于SPARC-V8体系结构的LS-FT32系统中,采用AMBA总线作为片上系统总线.为了与外部设备进行串行通讯,必须设计与AMBA总线接口的UART控制器.文中主要介绍了如何用硬件描述语言(VHDL)来设计实现挂接在AMBA APB总线上的UART,以及如何通过可编程逻辑器件(FPGA)完成对设计的验证,最终形成可重复应用的IP软核.     

基于FPGA的UART控制器设计

提供了基于FPGA的UART控制器的实现方案,采用自顶向下的设计方法,将系统分割成若干功能模块,分析了整个UART系统的结构及各个功能模块的原理,并通过相应的软硬件环境进行仿真和测试.     

通用异步串行通信接口的IP核设计

面对基于传统IC芯片的微电子应用系统设计技术向基于知识产权核的片上系统SoC技术发展的趋势,以IP构件为基础的设计复用思想已经应运而生。通用异步串行通信接口因其可编程特性和高度兼容性,在各类MCU、MPU以及DSP芯片设计中得到了广泛的应用。本文介绍了一种以状态机为控制核心,内部带有16字节缓冲FIFO的通用异步串行通信接口IP核的设计。本设计采用VHDL语言描述,用FPGA实现并通过了仿真验证。     

一种简易的UART IP核的设计与实现

文章主要介绍一种简易通用的UART IP核的设计。UART作为一种短距离、低成本通信的串行传输接口,随着嵌入式系统的迅速发展,已成为SoC(System on Chip)芯片中的一个重要部件,在数字通信中得到了广泛的应用。本设计在对UART的串行通信协议进行详细分析的基础上,采用Verilog HDL语言对ALTERA的Cyclone系列FPGA进行设计,用一片FPGA实现了UART的发送、接收和波特率发生等功能,并验证了结果。这种灵活的设计方法使整体设计紧凑、小巧,提高了系统的兼容性,节约了硬件成本,具有较强的推广价值。     

基于FPGA的智能卡验证平台设计

随着集成电路设计技术的发展和芯片集成度的提高,验证已经成为芯片设计流程中的主要瓶颈。本文设计了一个基于FPGA的智能卡验证平台,并对验证方法做了详细阐述。本文对于双界面智能卡芯片验证的成功实践,不仅是对FPGA验证理论的证实,而且验证的思路和方法对其他芯片有一定的指导意义。     

基于FPGA的通用异步串行接口IP软核设计与实现

设计了一种基于现场可编程门阵列(FPGA)的通用异步串行控制器(UART)的IP核,该核符合串行通信协议,具有可重配置、可扩展性、灵活性、兼容性、功耗低的优点,适合于SOC应用。设计使用Verilog HDL硬件描述语言在QuartusII环境下进行设计、综合、布局布线,在Model Sim下仿真,最后在FPGA上嵌入UART的IP核实现异步串行通信功能。     

基于物联网的一卡通系统设计与实现

一卡通系统集社会保障、公交出行、银行业务、政务应用和商业应用等为一体,使居民实现了"一卡在手,出门无忧"。根据"智慧织里"项目具体应用需求,对一卡通体系的系统架构做了阐述,并对一卡通系统的网络拓扑架构、卡片和综合管理平台进行了详细设计。基于物联网技术的一卡通系统不但使居民生活更加便利和简洁,也使政府加强了人口管理,提高了服务管理水平。     

8位CPU IP核PicoBlaze的应用研究

PicoBlaze是Xilinx公司开发的8位CPU IP核.在简要介绍PicoBlaze结构基础上,重点论述了PicoBlaze的应用方法,并给出了其在IC卡电度表中控制功能的应用实例.     

基于SOPC的嵌入式系统中I^2C总线IP核的设计

利用Altera的QuartosⅡ软件开发平台在FPGA上实现了I^2C总线IP核的设计。IP核满足I^2C总线的功能要求。主设备通过该IP核可以向从设备中写入或者从中读取数据，解决了I^2C总线在SOPC中的应用问题。为了满足复用，该IP核采用Avalon总线接口，同时利用Modelsim进行了功能仿真。     

基于System Generator的UART通讯

基于System Generator系统级建模工具在Matlab/Simulink环境下完成了UART通讯模块的建模,并生成位流文件下载到Spartan 3E开发板的FPGA芯片中,实现UART通讯数据发送和接收功能。实验结果表明,System Generator系统级建模工具不仅消除了原先系统工程师与软硬件工程师之间的隔阂,而且简化了传统的FPGA开发流程。     

一种手持设备的智能卡实现技术

本文对智能卡作了简要介绍,给出了一台手持设备中的接触式智能卡的读写电路。该电路避免了智能卡的带电插拔操作,能有效地延长智能卡的使用寿命。本文同时探讨了智能卡的类型识别问题,提出了一种对ＡＴＭＥＬ公司各型存储器卡的识别办法,最后对“一卡多用”问题进行了讨论。