共查询到10条相似文献,搜索用时 46 毫秒
1.
2.
在传统的Turbo译码算法Log-MAP的基础上,对译码算法和SISO译码模块进行了优化,得到了改进的SW-Log-MAP算法,它在保证译码性能的前提下,大大降低了其运算复杂度,减少了存储空间。并且给出了改进译码算法硬件实现的设计方案,完成了Turbo译码器的FPGA实现,通过测试证明,译码器达到了设计要求。 相似文献
3.
介绍了Turbo码在数字图像传输中的应用及系统组成,阐述了Turbo码编码与译码原理,并对系统实现的关键技术Log-MAP译码算法进行了详细推导,给出了该算法在FPGA中的实现,即通过采用两个Calculation单元并行计算向前/递推向量(α Unit和β Unit)进行译码;仿真验证显示,Turbo码纠错能力强,且误码率明显低于Viterbi译码,应用该算法既可提高数字图像传输质量,减小系统传输时延,又可最大限度地节约硬件资源。 相似文献
4.
基于FPGA的改进Turbo译码器的设计与实现 总被引:1,自引:0,他引:1
Turbo码的译码性能几乎接近shannon理论极限,实现Turbo译码器对于降低信道传输的误码率、提高传输可靠性具有重要的意义。本文设计了一种基于SOVA算法的改进Turbo译码器,并下载到Xilinx公司的Spartan-3S1500 FP-GA开发板上验证成功。Turbo译码器的输入信息和输出信息通过FPGA板与PC机的通信获得。实验结果表明,所设计的Turbo译码器是正确的。 相似文献
5.
针对目前交织器存在的时延大的缺陷,设计了一种基于短时延伪随机序列的Turbo码快速交织算法,给出了基于FPGA的硬件实现方案,在时延和性能之间取得较好的折衷。仿真结果表明,该交织算法在不增加Turbo码编译码复杂度的情况下,一次迭代过程交织模块即能减少20%的时间延迟。 相似文献
6.
下一代移动通信系统高速并行Turbo译码研究与FPGA实现 总被引:1,自引:0,他引:1
在深入研究Turbo译码算法的基础上,重点分析了Log-MAP算法,并针对下一代移动通信系统B3G(Beyond3G)数据业务高传输速率的要求,提出了一种高效的基于Log-MAP译码算法的FPGA并行实现方法,并利用Xilinx公司的FPGA芯片并行实现100Mbps的译码。实验表明,对B3G系统中高速数据进行译码时,具有较好的误码性能和较理想的译码时延。 相似文献
7.
在OFDM系统中,为了获得正确无误的数据传输,要采用差错控制编码技术。LTE中采用Viterbi和Turbo加速器来实现前向纠错。提出一种在FPGA中实现的基于软判决的Viterbi译码算法,并以一个(2,1,2)、回溯深度为10的软判决Viterbi译码算法为例验证该算法,在Xilinx的XC3S500E芯片上实现了该译码器,最后对其性能做了分析。 相似文献
8.
针对高效LDPC译码器设计过程中的参数选择问题,提出了针对Turbo译码消息传播(Turbo decoding message passing,TDMP)译码算法的离散密度进化算法。利用这种离散密度进化算法对译码算法中的校正因子及量化精度进行了优化。与传统的通过数值仿真进行优化的方法相比,本文算法效率大大提高,且效果显著。测试结果表明,优化的定点化译码器与纯浮点仿真相比性能只相差0.1 dB左右。在译码器实现结构设计中提出了一种基于分布式RAM的P消息循环存储结构,与传统的基于寄存器和Benes网络的存储器结构相比,资源消耗明显下降。在Xilinx公司的FPGA平台上进行了硬件实现与测试,结果表明与同类译码器相比在资源消耗和吞吐率上均有一定优势,是一种高效的LDPC硬件译码器。 相似文献
9.
分块归零Turbo编码方案通过采用与分块并行译码相适应的帧分裂和归零编码处理,使码字具有适应分块并行译码的结构特性。相应算法仿真和FPGA设计实现表明,该方案首先无需在相邻分块间考虑重叠比特以保证误码性能,有助于提高短码块长时的译码吞吐率;其次,分块归零处理也使得译码单元内部的状态度量初始值为一个确定值,从而使得各个SISO之间的译码更加独立,降低了译码器FPGA实现复杂度;此外,分块归零的编码结构特性在迭代译码时能够更快收敛。 相似文献