基于异构忆阻器的1T2M多值存储交叉阵列设计

忆阻器作为一种新型电子元件,具有尺寸小、读写速度快、非易失性和易于与CMOS电路兼容等特性,是实现非易失性存储器最具发展前景的技术之一.但是已有的多值存储交叉阵列存在电路结构复杂、漏电流和存储密度低等问题,影响了多值存储交叉阵列的实用性.该文提出一种基于异构忆阻器的多值存储交叉阵列,其中存储单元由1个MOS管和两个具有不同阈值电压和Ron阻值的异构忆阻器构成(1T2M),可实现单个电压信号完成4值读写的操作,减少电流通路的同时简化了电路结构.通过PSpice进行仿真验证,表明所提出的1T2M多值存储器交叉阵列与已有工作相比,电路结构更简单,读写速度更快,并较好地克服了漏电流问题.     

基于忆阻器的1T1M可重构阵列结构

忆阻器(Memristor)或者阻变存储器(ReRAM)是一种具有存储和计算功能的新型非易失性存储器(NVM),可以用作存算一体(PIM)的非冯·诺依曼计算机体系架构的基础器件。针对可重构阵列处理器数据计算速度和存储速度不匹配的问题,该文采用电压阈值自适应忆阻器(VTEAM)模型,经过凌力尔特通用模拟电路仿真器(LTSPICE)仿真验证,可以实现布尔逻辑完备集。在此基础上,设计了一种1T1M忆阻器交叉阵列,具有结构简单、可重构性和高并行性的特点,利用蒙特卡罗(MC)法进行容差分析,计算精度达到0.998。该阵列与现有的先进阵列相比,能有效提升芯片的性能,降低处理延迟与能耗,可以与可重构阵列处理器结合以应对“存储墙”问题。     

基于互补式忆阻器的多路复用器设计与实现

针对现有忆阻器逻辑设计方法所需忆阻器数量较大和操作步骤较多的问题,提出一种基于互补式忆阻器(complementary resistive switches,CRS)的灵活配置同行忆阻器的逻辑设计方法.通过对施加于CRS的高电压设置电压约束,更快速地实现布尔逻辑,并利用该方法实现了四种基本逻辑门,分别是与逻辑(AND)...     

忆阻器研究进展及应用前景

回顾了忆阻器的起源与发展,论述了忆阻器的物理特性,重点介绍了TiO2与TiO2–x材料制造的忆阻器特性。探索了忆阻器的功能、应用和有待解决的难题,讨论了忆阻器用于存储器件的优点和结构特点,以及其在模拟神经网络方面的应用前景。     

基于忆阻器的自动增益控制电路设计

忆阻器被认为是除了电阻、电容、电感之外的第四个基本电路元件,它是一种非线性二端无源器件,具有“记忆”功能.忆阻器在众多领域中具有巨大的应用潜力,有望推动整个电路理论的变革.介绍了一种改进的忆阻器SPICE模型,在此基础上,设计了一种基于忆阻器的自动增益控制电路.通过SPICE对电路进行仿真,证明该设计是可行的,完全实现了增益的自动控制.     

基于忆阻器的低通滤波器设计

忆阻器是一种新型的非线性二端无源器件,具有电阻、电容和电感所不具备的记忆特性.使用忆阻器和由忆阻器构成的忆容等效电路设计了二阶无源低通滤波电路和有源低通滤波电路.SPICE仿真实验结果证实了设计的可行性.所设计的低通滤波电路在电路参数调整和稳定性方面相比于传统的低通滤波电路具有较大的优势.     

基于忆阻器的乘法器电路设计

忆阻器作为一种非易失性的新型电路元件,在数字逻辑电路中具有良好的应用前景。目前,基于忆阻器的逻辑电路主要涉及全加器、乘法器以及异或(XOR)和同或(XNOR)门等研究,其中对于忆阻乘法器的研究仍比较少。该文采用两种不同方式来设计基于忆阻器的2位二进制乘法器电路。一种是利用改进的“异或”及“与”多功能逻辑模块,设计了一个2位二进制乘法器电路,另一种是结合新型的比例逻辑,即由一个忆阻器和一个NMOS管构成的单元门电路设计了一个2位二进制乘法器。对于所设计的两种乘法器进行了比较,并通过LTSPICS仿真进行验证。该文所设计的乘法器仅使用了2个N型金属-氧化物-半导体(NMOS)以及18个忆阻器(另一种为6个NMOS和28个忆阻器),相比于过去的忆阻乘法器,减少了大量晶体管的使用。     

基于忆阻器的混沌、存储器及神经网络电路研究进展

忆阻器是除电阻、电容、电感之外发现的第4种基本电子元件,它是一种具有记忆特性的非线性器件,可用于混沌、存储器、神经网络等电路与系统的实现。该文对基于忆阻器的混沌电路、存储器、神经网络电路的设计与神经动力学的国内外研究进行了综述,并给出了对它们的研究展望。     

基于忆阻器阵列的卷积网络混合映射部署优化

忆阻器阵列有望满足边缘智能对功耗、存储密度、计算时间等的要求,但在目前忆阻器阵列资源有限的前提下,很难部署网络模型.由于采用双忆阻器映射参数的方式,映射压缩后的神经网络模型仍需要大量硬件资源.混合映射同时使用单忆阻器和双忆阻器两种映射方式部署卷积网络,可以减少资源消耗,但人为设定混合映射部署方案具有偶然性,映射后的网络...     

基于遗忘效应忆阻器的LIF神经元电路研究

细胞神经网络(CNN)被公认为是一种强大的大规模并行网络架构,能够高速执行运算操作和解决复杂的工程问题,但是目前关于硬件实现神经元的研究处于起步阶段.首先,研究了一个基于SrTiO3(STO)的忆阻仿真模型,并分析了该模型的阻值变化特性与磁滞回线.其次,在此基础上设计了基于忆阻器的LIF神经元电路,验证了忆阻器模型可很...     

Crossbar array of selector-less TaOx/TiO2 bilayer RRAM

In this work, we have implemented self-rectifying TaO_x/TiO₂ RRAM in a selector-less 6 × 6 crossbar array with various desiring features, including: (1) simple fabrication using only three masks, (2) high self-rectifying ratio up to 10³ for sneak current suppression, (3) stable bipolar resistive-switching characteristics without the need for electro-forming and current compliance, (4) data retention time over 10⁴ s, and (5) robust READ and WRITE disturb immunity. Finally, an achievable array size of 1 Mb was simulated using an All-LPU read scheme and a V/3 write scheme.     

基于忆阻的全功能巴甫洛夫联想记忆电路的设计、实现与分析

联想记忆是一种描述生物学习和遗忘过程的重要机制,对构建神经形态计算系统和模拟类脑功能有重要的意义,设计并实现联想记忆电路成为人工神经网络领域内的研究热点。巴甫洛夫条件反射实验作为联想记忆的经典案例之一,其硬件电路的实现方案仍然存在电路设计复杂、功能不完善以及过程描述不清晰等问题。基于此,该文融合经典的条件反射理论和纳米科学技术,提出一种基于忆阻的全功能巴甫洛夫联想记忆电路。首先,基于水热合成法和磁控溅射法制备了Ag/TiO_x nanobelt/Ti结构的忆阻器,通过电化学工作站、四探针测试台和透射电子显微镜联合完成相应的性能测试;接着,利用测试得到的电化学数据,构建了Ag/TiO_x nanobelt/Ti忆阻器的数学模型和SPICE电路模型,并通过客观评价验证模型的精确度;进一步,基于提出的Ag/TiO_x nanobelt/Ti忆阻器模型,设计了一种全功能巴甫洛夫联想记忆电路,通过电路描述和功能分析,论述了该电路能够正确模拟巴甫洛夫实验中2类学习过程和3类遗忘过程;最后,通过一系列计算机仿真和分析,验证了所提方案的正确性和有效性。     

基于Crossbar的多通道DMA控制器设计与实现

本文给出了一种基于Crossbar的多通道DMA控制器的设计方案,它能有效地提高DMA数据传输的效率和减少系统CPU的中断次数,保证多核SOC系统的任务执行效率及传输接口的通信实时性。经FPGA验证表明,所设计的多通道DMA控制器比传统的DMA有更好的效能及性价比。     

基于ZnO忆阻器的高鲁棒性毛刺型物理不可克隆函数设计

物理不可克隆函数(PUF)作为硬件安全原语,广泛应用于众多领域。针对传统硅基类PUF电路可靠性差和易受建模攻击等问题,该文提出一种基于忆阻器的“毛刺”型物理不可克隆函数电路(Glitch-PUF)。该方案首先利用忆阻器的非易失性和阻变效应,实现二值逻辑完备集;然后,利用完备集和竞争冒险现象设计忆阻毛刺产生模块,通过选通信号控制流经忆阻交叉阵列路径的延时大小,改变“毛刺”宽度获得稳定“毛刺”输出;最后,利用忆阻器的存算一体特性和施密特回滞效应设计忆阻采样模块,并测试Glitch-PUF性能。实验结果表明,所设计的Glitch-PUF电路相比文献,抗攻击性提高4.9%～14.3%,随机性达到98.2%,误码率(BER)为0.08%,具有优异的鲁棒性和稳定性。     

局部有源忆阻耦合异质神经元的设计及在DNA编码图像加密的应用

不同的神经元之间具有异质性,动力学特性也有很大不同,因此异质神经元之间的耦合是一个有价值的研究方向。该文利用Fitzhugh-Nagumo (FN)神经元和Hindmarsh-Rose (HR)神经元构造一个局部有源忆阻耦合异质神经元。对局部有源忆阻耦合异质神经元的分岔图、谱熵和3参数李雅普诺夫指数图等进行分析,该异质神经元存在多周期窗等丰富的动力学特性。为增强图像传输的安全性设计一种基于局部有源忆阻耦合异质神经元的DNA编码图像加密算法。对加密图像的噪声和裁剪分析表明该图像加密算法具有较强的鲁棒性。     

基于互质阵列孔洞分析的稀疏阵列设计方法

针对互质阵列产生连续延迟较少且冗余度高的问题,该文提出了两种基于互质阵列的稀疏设计方法。首先,通过分析阵元位置对互质阵列差分共阵总延迟和连续延迟影响,得出互质阵列在去掉特定阵元后,将不改变连续延迟拓扑。然后,优化传感器阵列布局,在保持整个阵列的阵元数不变的条件下,增加阵列连续延迟数量。其后,分别推得了两种提出阵列设计方法的连续延迟和自由度相关的数学表达式。最后,以相同物理传感器和相同估计方法开展对比仿真,验证提出稀疏阵列设计的DOA估计性能。