基于施密特触发的高鲁棒性亚阈值标准单元

亚阈值电路是低功耗重要发展方向之一.随着电源电压降低,晶圆代工厂提供的标准单元电路性能容易受噪声和工艺偏差的影响,已经成为制约亚阈值芯片的瓶颈.该文提出一种基于施密特触发(ST)与反向窄宽度效应(INWE)的亚阈值标准单元设计方案.该方案首先利用ST的迟滞效应与反馈机制,在电路堆叠结点处添加施密特反馈管以优化逻辑门、减少漏电流、增强鲁棒性;然后,采用INWE最小宽度尺寸与分指版图设计方法,提高电路的开关阈值与MOS管的驱动电流;最后,在TSMC?65?nm工艺下构建标准单元的物理库、逻辑库和时序库,完成测试验证.实验结果表明,所设计的亚阈值标准单元与文献相比,功耗降低7.2％～15.6％,噪声容限提升11.5％～15.3％,ISCAS测试电路的平均功耗降低15.8％.     

基于TTL施密特触发电路的噪声滤波器

在进行数字系统设计时,必然会遇到各种各样的噪声。为了揭示噪声的根源,用实验的手法观察、分析数字电路噪声的波形,并根据实际的需要,试验出了用施密特触发电路去过滤数字电路中噪声的新方法。实践中,使用这种措施去抑制数码电子产品的噪声,都达到了事半功倍的效果。     

亚阈值超低功耗数字电路研究进展

基于亚阈值的超低功耗数字电路与系统正在兴起。为了全面阐述和剖析亚阈值电路的研究状况,调研了亚阈值电路的设计发展过程,阐述了亚阈值电路设计的发展趋势。针对亚阈值电路研究中的主要问题,给出了设计实例。比较了亚阈值电路中的典型设计方法学,并针对两种设计方法分析其优势和劣势。对目前亚阈值电路的研究热点作了阐述,指出其中存在的一些问题及研究方向。     

一种基于亚阈值MOSFET的140mV 0.8μA电压基准

——本文提出了一种基于亚阈值MOSFET的CMOS电压基准电路,它采用了与温度相关的阈值电压、峰值电流镜和亚阈值技术。此基准结构只由MOS晶体管和电阻组成,已经在SMIC 0.13μm CMOS工艺线上通过了流片验证。实验结果表明,基准电压输出在电源电压从0.5V变化到1.2V时具有2mV的变化,温度从-20℃变化到120℃时具有0.8mV的变化。该电路在室温时输出140mV,并且消耗电源电流仅为0.8uA,芯片面积占有0.019mm²。     

面向亚阈值的脉冲生成电路设计

基于SMIC 130nm工艺,提出了一种新的面向亚阈值的脉冲生成电路.设计中采用三输入与非门作为延时单元,更好地平衡单元的上拉延时和下拉延时,提高了延时路径的稳定性.新结构脉冲生成电路功能不受工艺偏差和温度变化的影响,在0.3V工作电压,不同工艺角以及-40~125℃温度范围内都能生成稳定可靠的脉冲信号.     

近阈值标准单元库和其在传感网芯片中的应用

将电源电压降低到晶体管阈值电压附近可以有效提高数字电路的能效,而近阈值标准单元库是近阈值数字电路设计的基础.通过分析逻辑门间静态噪声容限的兼容性、逻辑门在宽电压范围下延时变化情况,并通过求解最大包问题等的相关算法,对现有的商用数字CMOS标准单元库进行有效筛选,得到适用于低电压工作的近阈值数字CMOS标准单元库.通过一个应用于传感网中的双电压域、双核微控制器流片测试,对此标准单元库进行了验证,结果显示其中工作在0.5V下的高能效核的能量效率相较传统工作电压下提高到2.76倍.     

超低功耗亚阈值CMOS电压基准电路

采用SMIC 0.18μm CMOS工艺,设计了一种基于亚阈值MOS管的超低功耗、低温度系数的全CMOS电压基准电路。电路可在0.6~5V的工作电压范围内工作,当工作电压为1V时,功耗为1.12nW。在-20℃~80℃温度范围内,电路的最低温度系数为2.7×10-6/℃。在无片外滤波电容的情况下,电路的电源抑制比在100Hz和10MHz时分别为-56dB和-45dB。     

一种新型的CMOS亚阈值低功耗基准电压源

利用工作于亚阈值的NMOS器件,产生两个负温度系数的电压源,然后将两个电压源作差,产生稳定的基准电压输出.整体电路采用HJTCl80 nrn标准CM（）S工艺实现.仿真结果表明,基准源输出电压为220 mV,在一25℃到100℃的温度范围内的温度系数为68×10^-6/ C.电路的最小供电电压可低至O.7 V,在供电电压O.7～4V范围内的线性调整率为1.5 mV/V.无滤波电容时,1 kHz的电源抑制比为-56 dB室温下,1.O V电压供电时,电路总体功耗为3.7μW.版图设计后的芯片核心面积为O.02 mm².本文设计的电压源适用于低电压低功耗的条件.     

一种亚阈值MOS管低功耗基准电压源

设计了一种基于亚阈值区MOS管的低功耗基准电压源。利用MOS管差分对的栅源电压差对MOS管的栅源电压进行温度补偿,从而得到基准输出电压。采用0.18 μm 混合信号CMOS工艺进行设计与仿真。结果表明,该基准电压源的最小工作电压为1.25 V,在0 ℃~80 ℃温度范围内的温度系数为6.096×10-5/℃。     

一种高性能的亚阈值CMOS电压基准

基于0.18 μm CMOS工艺设计了一种高性能的亚阈值CMOS电压基准。提出了一个电压减法电路,将两个具有不同阈值电压且工作在亚阈值区晶体管的栅源电压差作为电压基准输出。所提出的电压减法电路还可以很好地消除电源电压变化对输出基准的影响。后仿仿真结果表明,所设计的电压基准在0.55~1.8 V电源电压范围内,线性灵敏度为0.053%/V~0.121%/V;在-20 ℃~80 ℃范围内,温度系数为9.5×10-6/℃~3.49×10-5/℃;在tt工艺角、0.55 V电源电压下,电源抑制比为-65 dB@100 Hz,功耗为3.7 nW。芯片面积为0.008 2 mm²。该电路适用于能量采集、无线传感器等低功耗应用。     

采用标准单元法的ASIC设计实例

ASIC设计方法可分为全定制和半定制两种。其中，半定制是一种约束性设计方式。目前广泛采用的半定制设计方法包括门阵列ASIC、标准单元ASIC和可编程逻辑芯片设计。文章主要针对后端工作，通过一个控制芯片的设计实例，介绍标准单元法的设计过程及重点步骤，并简单介绍了标准单元库的建立。     

防DPA攻击的标准单元库的设计与实现

给出了一个功耗恒定标准单元库的设计实现方法,并利用该标准单元库实现了DES密码算法中的S-盒。实验结果表明,这种标准单元库能够很好地起到防DPA攻击的作用。     

A 2D Transconductance and Sub-threshold behavior model for triple material surrounding gate (TMSG) MOSFETs

A 2D analytical model for transconductance, Sub-threshold current and Sub-threshold swing for Triple Material Surrounding Gate MOSFET (TMSG) is presented in this paper. Based on the solution of two dimensional Poisson equation, the physics based model of sub-threshold current of the device is derived. The model also includes the effect of gate oxide thickness and silicon thickness on the sub-threshold swing characteristics. Transconductance to drain current ratio of the triple material surrounding gate is calculated since it is a better criterion to access the performance of the device. The effectiveness of TMSG design was scrutinized by comparing with other triple material and dual material gate structures. Moreover the effect of technology parameter variations is also studied and proposed. This proposed model offers basic guidance for design of TMSG MOSFETs. The results of the analytical model are compared with the MEDICI simulation results thus providing validity of the proposed model.     

采用标准单元库和阵列方法的混合模拟／数字ASIC设计

用标准单元库和阵列方法进行混合电路的设计只有五、六年的历史。它们具有数字半定制芯片集成度高、速度快、功耗低的优点。但由于精度差、分辨率低,混合模拟数字电路的使用受到了限制。最近,由于先进的工艺技术和设计手段的出现,使得高性能混合模拟/数字ASIC成为可能,并将成为今后集成电路的主要方向之一。本文从单元库的建立、阵列结构、性能模拟诸方面综述了混合模拟/数字ASIC的设计进展。     

标准模型下高效的异构签密方案

异构签密方案能够为不同安全域之间的数据通信提供机密性和认证性。分析现有的异构签密方案,都是在随机预言模型下可证安全的。基于此,该文提出一个在标准模型下从基于身份的密码到传统公钥设施的签密方案,利用计算Diffie-Hellman问题和判定双线性Diffie-Hellman问题的困难性,对该方案的机密性和不可伪造性进行了证明。通过理论和实验分析,该方案在计算成本和通信成本方面具有更高的效率。     

基于Householder多级最小模级联相消器导航接收机空时抗干扰方法

该文针对抑制GPS信号中期望信号方向的冲激毛刺干扰影响问题,提出Householder多级最小模级联相消方法,该方法用具有最小模的样本商作为复权,替代Householder多级维纳滤波器的权值计算,并将其用于GPS信号空时抗干扰处理中。此方法能很好地抑制期望信号方向的冲激毛刺干扰对自适应权值计算的影响,且复杂度低,收敛性能好。计算机仿真结果验证了算法的优良快收敛性能和良好的抑制期望信号方向冲激毛刺干扰影响的能力。     

基于二极管单元的高密度掩模ROM设计

针对传统ROM(Read-Only Memory)存储密度低、功耗高的问题,该文提出一种采用二极管单元并通过接触孔编程来存储数据的掩模ROM。二极管阵列采用双沟槽隔离工艺和无间隙接触孔连接方式实现了极高的存储密度。基于此设计了一款容量为2 Mb的掩模ROM,包含8个256 kb的子阵列。二极管阵列采用40 nm设计规则,外围逻辑电路采用2.5 V CMOS工艺完成设计。二极管单元的有效面积仅为0.017m2,存储密度高达0.0268 mm2/Mb。测试结果显示二极管单元具备良好的单元特性,在2.5 V电压下2 Mb ROM的比特良率达到了99.8%。     

基于复合域通用低熵高阶掩码的设计与实现

通过对基于复合域S-box构造算法的深入研究,该文提出一种低面积复杂度的通用低熵高阶掩码算法。在有限域GF(2⁴)上引入低熵掩码思想,并采用部分模块复用设计,有效降低了基于复合域S-box求逆运算的乘法数量。该算法能够适用于由求逆运算构成的任意分组加密算法,进一步将本方案应用于分组加密算法高级加密标准(AES),给出了详细的综合仿真结果并进行了版图面积优化,较传统的掩码方案相比有效减少了逻辑资源的使用,此外,对其安全性进行了理论验证。