控制电路基于Petri网元件的图形化设计与仿真研究

Petri网是异步并发系统建模的重要工具,正越来越多地被应用在超大规模集成电路之中,从系统的Petri网模型直接获得相应的逻辑电路是许多学者研究的目标.文章在通用的EDA软件中,使用硬件描述语言建立Petri网元件,并给出了它们的源代码.对于Petri网中的C/E系统,变迁用组合逻辑电路实现,库所用时序逻辑电路实现;而对于P/T系统,为了减少连线,库所和它的输入、输出变迁一起组成一个元件.在对一个受控系统建立了控制器的Petri网模型后,通过调用元件库中的Petri网元件,绘制控制器的Petri网图,经编译、仿真、优化、适配、下载在CLPD或FPGA中,就可获得控制器.Petri网元件与其它电路元件可混合使用,这为控制器的设计与实现提供了一种新的有效途径.文章分别给出了C/E系统和P/T系统的实例,仿真结果表明基于Petri网元件的图形化设计方法的正确性.     

可编程逻辑器件的设计

各种电子设计自动化（EDA）工具的出现．使传统的硬件设计方法发生了巨大的变化。在设计硬件电路时,如果使用PLD器件,就可以使电路设计更加合理化、多功能化和低成本化。介绍了PLD的设计流程．为PLD的开发与应用提供参考。     

基于FPGA的数字逻辑器件开发及优化设计

介绍了基于现场可编程门阵列(FPGA)的数字逻辑器件开发及其电子设计自动化方法,详细讨论了在MAX plus Ⅱ环境下有效地提高开发数字逻辑电路效率的优化设计方法.     

IIR数字滤波器的FPGA实现

本文介绍了IIR滤波器的FPGA实现方法，给出了IIR数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法，并用VHDL和FPGA器件实现了IIR数字滤波。结果表明，这种实现方法扩展性好，灵活性强，速度快，专用资源少，在工程实际中有较好的应用前景。     

基于VHDL的可综合设计的研究

对采用VHDL进行可综合设计进行了研究和分析，并从描述方式、VHDL的语句和结构、算法的改进和优化等3个方面提出了优化方案，通过设计实例进一步分析了设计的综合和实现效果。     

同步时序电路的增广Petri网分析

本文应用抑制弧的增广Ｐｅｔｒｉ网建立了基本门电路和常用触发器的Ｐｅｔｒｉ网模型；并运用该模型描述了同步时序电路；提出了增广Ｐｅｔｒｉ网的授权矩阵、状态转移方程和触发展次态与变迁授权条件的关系，在此基础上可对同步时序电路描述和分析，并用实例证明了该方法的有效性。     

新一代硬件描述语言Handle-C的介绍

Handle-c为新一代硬件描述语言编译工具，过去因为太复杂而不能用硬件描述语言表示的算法以及由于处理器运行速度太慢而不能处理的算法，现在都可以利用Handle-c语言在大规模FPGA硬件上得以实现。设计者可以利用Handle-c语言，能在很短的时间里创建更庞大、更复杂和更高速的系统。     

多媒体同步通信的Petri网模型

现有的多媒体同步模型无法满足多媒体同步通信的建模需要，本文提出了一个基于时间Ｐｅｔｒｉ网的多媒体动态同步通信模型－ＤＳＣＰＮ。它通过增添同步服务质量（ＱＯＳ）参数，同步变迁类型和通信行为描述，使通信系统能对多媒体同步通信进行动态同步控制和优化通信信道的使用，并能与新一代轻型运输协议的通信机制相配合。     

ⅡR数字滤波器的FPGA实现

本文介绍了ⅡR滤波器的FPGA实现方法,给出了ⅡR数字滤波器的时序控制、延时、补码乘法和累加四个模块的设计方法,并用VHDL和FPGA器件实现了ⅡR数字滤波.结果表明,这种实现方法扩展性好,灵活性强,速度快,专用资源少,在工程实际中有较好的应用前景.     

Petri网与二元文法的语言等价性

为了用一种类似Chomsky文法体系中的文法描述Petri网语言,研究了二元文法与Petri网语言之间的关系,给出了将二元文法等价转化为Petri网的方法和将Petri网等价转化为二元文法的方法,从而,证明了二元文法产生的语言等价于Petri网语言.     

基于CPLD的线阵CCD驱动电路设计与实现

设计和开发了一种线阵CCD驱动电路.该电路主要采用了复杂可编程逻辑器件(CPLD),充分发挥其"可编程"的技术特性,为用户提供了丰富的接口信号.介绍了该驱动电路的主要特性、工作原理和驱动时序的设计思想.实验结果表明:该驱动电路完全满足设计要求,当将其集成到其它测量电路中时,整个测量系统可正常工作,且测量精度满足要求.     

Petri网的同步合成运算及其语言求解

文章拓展了Petri网同步合成运算的概念，并讨论了拓展后的同步合成运算满足的语言性质。证明了任意Petri网∑都可由一组S-网通过同步合成得到，从而可由这些S-网来求取∑的语言，最后给出了结构复杂的Petri网的语言的求解算法。     

雷达数字编码波形发生器CPLD实现与优化

介绍了一种基于CPLD的可程控雷达数字编码波形发生器的优化设计与实现，叙述了用Vefilog HDL进行设计的思想，阐述了Verilog HDL在在系统可编程（ISP）开发平台——ispLEVER上的应用与设计流程，给出了用Lattice半导体公司CPLD之LC51024VG-5F484C实现的方法。整个系统设计简洁明了，高效快捷，编码波形发生器实现了三个任意可变：波形的码元宽度任意可变；重复周期任意可变；码元个数任意可变。最大码元bit数可根据实际需要随时升级改动，而这种改动只需要轻松改动设计源文件顶层模块中所调用的移位寄存器和锁存器的个数。经仿真、综合、优化、适配，可重新下载到所选用的CPLD中，不需要改动其他外围电路，十分灵活、方便。     

基于FPGA的Petri网模拟器设计及应用研究

Petri网模拟器是程序设计与测定的主要方法.本文结合Petri网的相关理论,着重从程序编译、网库变更等方面,分析了基于FPGA的Petri网模拟器设计思路及实际应用方法.     

ispLSI1032E器件及其应用

介绍了Lattice公司的大规模集成电路ispLSI1032E,它是一种在系统复杂可编程逻辑器件(CPLD),借助于EDA设计软件可以随时更改芯片的功能,而且不需要改动印制电路板(PCB)的结构,大大提高了系统设计的效率,并保证了设计的正确性。最后设计了基于该芯片的EDA教学实验系统。     

基于扩展Petri网的雷达组网系统的建模与分析

利用扩展Petri网建立了雷达组网系统模型,通过模型的分析,解决了各雷达之间的同步问题,给出了系统冲突的处理方法,然后将扩展Petri网与排队论结合起来,定量描述了系统的统计性能;最后运用建立的模型进行了仿真实验。研究表明,扩展Petri网是雷达组网系统建模与分析的一种有效途径,为系统的结构优化与效能评估提供了依据。