基于FPGA的可反馈式同步串行通信技术

为了实现可反馈式高速同步串行总线设计,提出基于FPGA使用硬件描述语言(HDL)和利用串行通信的本身电气特性设计出可反馈式电路,实现高可靠、高速率的同步串行总线通信方法。在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高LRM(现场可更换单元)级之间总线速率提供参考。     

51单片机12C总线应用工作原理

12C总线是PHLIPS公司推出的一种串行总线，是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。     

51单片机I2C总线应用工作原理

1.I2C串行总线概述I2C总线是PHLIPS公司推出的一种串行总线,是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。I2C总线只有两根双向信号线:一根是数据线SDA;另一根是时钟线SCL。I2C总线通过上拉电阻接正电源。当总线空闲时,两根线均为高电平。连到总线上的任一器件输出的低电平,     

基于FPGA的高速同步串行总线设计

为了实现高速同步串行总线设计,提出了基于FPGA使用硬件描述语言实现同步串行总线通信的方法,同时在工程应用中验证了其高速率和高可靠性的总线传输特性,为提高SRU(场内可更换单元)级之间总线速率提供参考。     

直接合成方法简化串行数据接收机极限测试

多年来,宽同步并行总线一直是在数字设备之间交换数据的既定的实现技术.但是,定时问题一直"折磨着"较高时钟频率和数据速率的并行总线,严重地限制了它们满足服务器和图形系统中更高速计算结构需求的能力.在过去几年中,串行总线技术的普遍实施变革了计算行业.串行总线只发送一条码流,"自行获得时钟输入",从而消除了与并行技术有关的定时偏移.在串行传输中,同步远不是什么问题,解决了对整体吞吐量的结构限制.结果,串行数据速率已经提高到1Gb/s以上,当前实现方案已经接近3～6Gb/s.但是,随着几千兆位的串行数据速率在数字系统中日益常见,信号完整性、也就是集成电路正确运行必需的信号质量正成为设计人员担心的首要问题.数据流中的一个坏码就可能给指令或交易输出带来巨大的影响.     

PCIe总线与低速并行总线互连的设计与实现

在嵌入式系统中,内部数据访问通常使用低速的并行数据总线,而系统与外部模块数据交换则需要使用较高速率的总线.文章提出了一种可以简易地实现嵌入式系统内部的低速并行总线与外部高速的PCIe串行总线互连方案.     

基于P2010处理器的综合化模块数据处理硬件设计

随着航电设备向综合化模块化发展,其对数据处理硬件设计的要求逐渐分化成两个方向:高性能数据处理和多功能数据处理。前者具备非常高的数据处理能力和网络化高速串行总线。满足系统高速数据处理和高带宽通讯的要求。后者则具备一定的数据处理能力、网络化串行总线和并行局部总线,接入机载总线网络的同时又能方便的与低速设备进行通讯。文章介绍了一种基于P2010处理器的数据处理硬件设计,能够灵活适应综合化模块化航电对数据处理硬件的不同需求。     

基于FlexRay总线的机载通用串行总线通信模块设计

面向机载公共设备计算机对串行总线通信接口资源和通信能力需求,研究完成了基于FlexRay总线的串行总线通信模块的硬件设计和软件设计,重点介绍了FlexRay总线详细设计。串行总线通信模块以FPGA为核心,完成了HB6096总线和RS422总线至FlexRay总线的数据网关功能,经验证满足设计要求,可应用于飞机公共设备管理计算机。     

自定义串行总线的触发和分析

随着嵌入式技术的发展,串行总线技术也被越来越多的应用于各个领域.目前一些高端的数字示波器产品已经加入了串行总线的触发和分析功能.基本上都是针对目前主流的通用串行总线协议,如I2C、SPI、CAN LIN、uART等,可以满足大部分串行总线调试的需求. 以横河电机公司新推出的DLM2000示波器为例,本文介绍串行总线的总线触发和总线分析.     

RapidIO 网络集群管理技术

分析RapidIO总线通信特点与嵌入式系统通信需求,研究了RapidIO网络集群管理技术,融合机架内异构平台RapidIO网络管理技术与机架间网络管理技术,结合数据库集群、网络管理节点无状态等设计方案,为资源池系统提供了机架内、任意机架间高速通信的能力与网络管理节点多重备份的能力。为嵌入式系统的通信扩展提供了强力支撑。     

基于FPGA的HDLC协议实现

为了实现高速串行通讯,设计了基于FPGA的RS485总线的通讯接口,FPGA与DSP之间采用双FIFO进行数据缓存,并且通过DSP总线与DSP进行数据交换;开发了以FPGA和DSP为核心的原理图与印制电路板,使用VHDL语言开发了HDLC通讯协议的控制时序.实验结果表明:系统的持续存储速度可以达到1 Mbit/s,工作稳定可靠,没有丢帧、串帧等丢失数据现象.     

34Mbit／sDQDB光纤综合业务局域网

本文介绍了一种３４．３６８Ｍｂｉｔ／ｓＤＱＤＢ光纤综合业务局域网。该网络由双总线环形构成，采用ＤＱＤＢ协议和混合交换方式，可传输数字话音，高／低速计算机数据，高质量静止图像和压缩视频图像等综合业务。     

760 Mbit/s Serial MSK Microwave Modem

Serial modulation and demodulation provide a significant simplification in the hardware realization of high data rate MSK systems. The serial MSK (SMSK) technique results in theoretical performance charateristics identical to conventional MSK. A 750 kbit/s low data rate system and a 760 Mbit/s high data rate system were constructed to evaluate the feasibility of the design concepts. The low data rate system had an overall BER performance degradation of 1.3 dB at a 10^-6BER. The 760 Mbit/s system had a corresponding degradation of 2.0 dB and used direct modulation and demodulation at the 14.7 GHz carrier.     

基于CAN总线的高分辨率工业显示屏控制器

为了优化工业显示屏,提出一种利用CAN总线的优势来优化工业显示屏控制器的方法。该控制器创新点在于以CAN总线作为传输,控制键和数字输入键的命令集经CAN总线传输到STM32单片机,STM32单片机运算、转换数据后经内部FSMC接口发送给FPGA,FPGA控制数据发送到SDRAM,显示屏由FPGA控制取读SDRAM内部的数据并显示,最大通信距离可达10km,通信速率可达1 Mbit/s。经实验验证,能提高传输速率并且能支持多个设备和高分辨率显示。     

CAN总线及其应用的研究

控制器局域网(CAN)是一种主要用于各种过程检测和控制的现场总线网络。CAN总线采用双线串行通讯方式,具有很强的检错和抗干扰能力,最高通讯速率可达1Mbit／s,最大通讯距离为5000m,CAN还具有优先权和仲裁功能。本文主要介绍CAN总线的技术特点、工作原理及应用。     

用于SoC的SPI接口设计与验证

给出了一个可用于SoC设计的SPI接口IP核的RTL设计与功能仿真。采用AMBA2．0总线标准来实现SPI接口在外部设备和内部系统之间进行通信,在数据传输部分,摒弃传统的需要一个专门的移位传输寄存器实现串／并转换的设计方法,采用复用寄存器的方法,把移位传输寄存器和发送寄存器结合在一起,提高了传输速度,也节约了硬件资源。采用SoC验证平台进行SoC环境下对IP的验证,在100MHz时钟频率下的仿真和验证结果表明,SPI接口实现了数据传榆,且满足时序设计要求。     

300Mbit/s串行高速数据的可靠接收结构

针对高速串行数据可靠接收问题,设计了一种高速串行接收电路结构。对比以往文献中的电路,它的适应条件更加宽松,同时性能提高了50%。经过软件仿真和硬件实测,它能在高达310Mbit/s的串行数据速率下稳定工作。这在实际高速数据传输系统中具有广泛的应用价值。     

基于USB2.0与LabVIEW的高速数据采集系统设计

计算机对信号进行分析和处理依赖于数据的采集,而现有的数据采集卡成本高,接口复杂,不易扩展。采用USB控制器和FPGA为核心设计系统的硬件平台,再结合LabVIEW设计用户应用程序、NI-VISA开发USB驱动程序,最终实现高速数据采集系统的设计。实验结果表明,系统集成度高,结构灵活便于扩展,达到了30Mbit/s的可靠数据传输速度。     

多种高速串行总线的对比研究与分析

针对新一代非嵌入式系统及嵌入式系统对数据通信传输能力需求的进一步提高,高速串行总线技术应时而生,高速串行总线中应用最为广泛的三种为以太网总线、PCIe总线及RapidIO总线。对比分析以太网、PCIe及RapidIO的特点及原理,通过对比其区别为硬件设计时选用合适的高速串行总线提供一定的帮助。     

基于FPGA的SER/DES在量子密码通讯中的应用

在远距离量子密钥分发(QKD)系统中,使用基于场可编程门阵列(FPGA,field programmable gatearray)的串行器/解串器(SER/DES,serializer/deserializer)技术完成了500 Mbit/s的量子传输速率,利用低频(2 MHz)的同步信号完成对发射方和接收方的同步。根据QKD实验的需要,完成了信号甄别、伪随机数产生器、时间同步和数据编码等功能,成功搭建了基于诱骗态的远距离QKD系统。