基于肖特基二极管改进模型的W波段宽带八次谐波混频器

在对肖特基二极管电磁模型和电路模型精确建模的基础上,设计并制作了W波段宽带八次谐波混频器.通过对肖特基二极管物理结构的分析,建立了其精确的三维电磁仿真模型和直到180 GHz的改进的宽带等效电路模型.针对W波段八次谐波混频器混频产物能量分布特点和工作带宽要求,设计了宽带射频和本振匹配网络,使混频器的工作带宽能覆盖整个W波段.测试结果显示,射频信号在75~110 GHz频率范围内,W波段八次谐波混频器最大变频损耗28 d B,最小变频损耗18 d B.     

5 THz混频二极管等效电路模型研究

采用电磁场和电路联合仿真,基于直流测试和三维电磁建模仿真技术,建立了截止频率5 THz的混频肖特基二极管的等效电路模型。重点研究了二极管的非线性结模型和外围结构三维电磁全波仿真模型,构建了考虑实际电路形式的四端口三维电磁全波仿真模型。该等效电路模型可用于太赫兹低频段混频模块设计,该模型的建立方法也为更高频段模型的建立提供了一种参考。基于该模型设计了一款220 GHz分谐波混频器,在192~230 GHz宽带范围内,双边带变频损耗小于10 dB,测试结果与仿真结果较为一致。     

基于悬置微带线的U波段分谐波混频器设计

采用商用DMK2308Ga As肖特基二极管管对,设计了一种U波段分谐波混频器。利用全波电磁场分析算法提取了二极管管对无源部分的寄生参量,建立了二极管管对的等效电路模型,并用于分谐波混频器的设计。测试结果显示:本振功率为10d Bm时,变频损耗在50~58GHz小于14.5d B,与仿真结果基本吻合,证明了所建模型的有效性。     

一种基于GaAs肖特基二极管W波段混频器芯片设计

对基于GaAs肖特基二极管的W波段单平衡混频器进行了研究,包括肖特基二极管特性等效电路拟合、曲线测试、参数提取、模型建立。基于单平衡混频器隔离度和杂散抑制的机理,研究了W波段巴伦的设计。基于GaAspHEMT工艺,结合W波段电路设计方法,研发了一款射频频率覆盖90～98 GHz,中频频率覆盖1～9 GHz,本振频率覆盖86～98 GHz,本振功率为11 dBm的无源单平衡混频器。芯片通过探针台在片测试,在W波段内有较好的性能,其中变频损耗小于10 dB,本振射频隔离度在92～96 GHz内大于35 dB。     

W 波段宽带高灵敏度功率检波器

在对肖特基二极管等效电路模型精确建模的基础上,设计并制作了W 波段宽带高灵敏度功率检波器。根据GaAs 低势垒肖特基二极管的物理结构,建立了二极管等效电路模型,并通过对W 波段检波器试验模块的研制和测试提取了准确的电路模型参数。最后,针对宽带工作要求,根据二极管等效电路模型,优化了射频阻抗匹配网络,使检波器工作频率能够覆盖78～98 GHz。测试结果表明,当输入功率为-30 dBm 时,82 GHz 处检波灵敏度达到了7000 mV/ mW,78～98 GHz 范围内检波灵敏度高于1500 mV/ mW,实测正切灵敏度优于-36 dBm。实测和仿真结果一致,验证了二极管等效电路模型的准确性。     

基于Schottky二极管和Hammer-Head滤波器0.67 THz二次谐波混频器

通过测量肖特基二极管的I-V和C-V曲线,建立等效电路模型.利用三维电磁场和谐波平衡仿真工具分别进行三维结构仿真和电路宽带匹配,最终实现混合集成方式的0.67THz谐波混频器设计.测试结果表明:混频器中心频率为0.685 THz,射频3 dB带宽为47 GHz,双边带变频损耗13.1~16 dB,在685 GHz双边带噪声温度最低值为11500 K.     

基于肖特基势垒二极管三维电磁模型的220GHz三倍频器

采用阻性肖特基势垒二极管UMS DBES105a设计了一个太赫兹三倍频器.为了提高功率容量和倍频效率,该倍频器采用反向并联二极管对结构实现平衡式倍频.根据S参数测试曲线建立了该二极管的等效电路模型并提取了模型参数.由于在太赫兹频段二极管的封装影响到电路的场分布,将传统的二极管SPICE参数直接应用于太赫兹频段的电路设计存在一定缺陷,因此还建立了二极管的三维电磁模型.基于该模型研制出的220 GHz三倍频器最大输出功率为1.7 mW,最小倍频损耗为17.5 dB,在223.5 GHz~237 GHz输出频率范围内,倍频损耗小于22 dB.     

太赫兹平面肖特基二极管参数模型

根据太赫兹平面肖特基二极管物理结构,在理想二极管SPICE参数模型的基础上建立了二极管小信号等效电路模型。依据该二极管等效电路模型设计了基于共面波导（CPW）去嵌方法的二极管S参数在片测试结构,并对其在0.1~50 GHz、75~110 GHz频率范围内进行了高频小信号测试,利用测试结果提取了高频下二极管电路模型中各部分电容、电阻以及电感参数。将相应的高频下电容与电阻参数分别与低频经验公式电容值和直流I-V测试提取的电阻值进行了对比,并利用仿真手段对高频参数模型进行了验证。完整的参数模型以及测试手段相较于理想二极管SPICE模型和传统的参数提取方法可以更为准确地表征器件在高频下的工作状态。该建模思路可用于太赫兹频段非线性电路的优化设计。     

220GHz GaAs单片集成分谐波混频器

基于在30μm厚的GaAs衬底上开发的平面肖特基二极管,设计了220 GHz GaAs单片集成分谐波混频器。考虑了二极管外形结构对电磁波传输的影响,采用场路结合联合仿真的经典方法建立二极管模型来仿真其电性能,并利用这一模型在非线性电路仿真软件中对混频器的性能进行仿真和优化。制作的220 GHz分谐波混频器模块在本振频率为110 GHz、输入功率为6 dBm的条件下进行测试。结果表明,在射频频率210～220 GHz内,混频器模块的单边带变频损耗小于11 dB,在220 GHz处具有最小变频损耗,为7.2 dB。     

3 mm单平衡混频器芯片

为满足3 mm收发系统的小型化需求,采用InP高电子迁移率晶体管(HEMT)工艺,设计并制造了一款3 mm单平衡混频器芯片.该单平衡混频器芯片采用了反向并联肖特基二极管对(APDP)和三线耦合Marchand巴伦结构,在获得精确的肖特基二极管非线性模型和巴伦电磁场S参数模型的基础上,对混频器进行了电路设计.最终获得了良好的工作带宽、变频损耗与隔离度指标,在片测试结果显示,该芯片射频、本振频率为82～100 GHz,变频损耗小于9 dB,本振(LO)-射频(RF)隔离度大于20 dB,中频带宽为0.1～18 GHz,整体芯片尺寸为1.1 mm×1.0 mm.     

Design of a W-band Frequency Tripler for Broadband Operation Based on a Modified Equivalent Circuit Model of GaAs Schottky Varistor Diode

This paper presents the design and experimental results of a W-band frequency tripler with commercially available planar Schottky varistor diodes DBES105a fabricated by UMS, Inc. The frequency tripler features the characteristics of tunerless, passive, low conversion loss, broadband and compact. Considering actual circuit structure, especially the effect of ambient channel around the diode at millimeter wavelength, a modified equivalent circuit model for the Schottky diode is developed. The accuracy of the magnitude and phase of S21 of the proposed equivalent circuit model is improved by this modification. Input and output embedding circuits are designed and optimized according to the corresponding embedding impedances of the modified circuit model of the diode. The circuit of the frequency tripler is fabricated on RT/Rogers 5880 substrate with thickness of 0.127 mm. Measured conversion loss of the frequency tripler is 14.5 dB with variation of ±1 dB across the 75?~?103 GHz band and 15.5?~?19 dB over the frequency range of 103?~?110 GHz when driven with an input power of 18 dBm. A recorded maximum output power of 6.8 dBm is achieved at 94 GHz at room temperature. The minimum harmonics suppression is greater than 12dBc over 75?~?110 GHz band.     

140 GHz基于CPWG单平衡基波混频GaAs集成电路

通过在300 μm厚度的GaAs衬底条件下,利用共面波导传输线实现了基波混频集成电路设计。利用半导体分析仪测试I-U和C-U曲线,并成功提取了相应的肖特基二极管模型。结合建立的肖特基二极管模型,代入Lange耦合器、中频结构和匹配网络等实现了140 GHz零中频基波混频片上电路,并加入了地-信号-地(GSG)测试封装。最终仿真结果表明：在固定中频1 GHz的条件下,变频损耗最优为-7 dB,3 dB带宽大于40 GHz。     

Design of a Compact Ka-band Balanced Mixer Based on a Novel Wide-band Equivalent Circuit of the Schottky Diode

A compact Ka-band balanced mixer based on a novel Schottky diode model is presented in this paper. According to its physical structure, a novel 3D electromagnetic model of the Schottky diode is proposed. Meanwhile, a wide-band equivalent circuit is built, which takes all high frequency effects existing in the diode into account. All the parasitic reactances are extracted from the electromagnetic model-based S-parameters up to 110 GHz. Based on the proposed equivalent circuit, a Ka-band balanced mixer is designed and optimized, where bandpass filters with open stubs and a lowpass filter based on defected ground structure cells are used. The measured results show that the conversion loss is below 9 dB from 30 GHz to 40 GHz with the minimum of 6.7 dB at 35 GHz. The normalized size of the mixer is only 3.3λ _g  × 3.3λ _g , whereλ _g is the wavelength at 35 GHz.     

A Monolithic Single-Ended X-Band Mixer Circuit

A monolithic single-ended X-band mixer circuit has been fabricated on a high-resistivity silicon substrate, employing selective epitaxial deposition. The final resistivities of the N-type substrates are between 5000 and 17000 ohm-cm. The mixer diode is a molybdenum-silicon Schottky barrier diode. The overall single-sideband noise figure for the circuit obtained at 9 GHz was 10.5 dB.     

0.45 THz次谐波混频器优化设计

采用ACST公司准垂直结构混频二极管对0.45 THz次谐波混频器进行优化设计。提出一种电路拓扑结构,使得电路结构紧凑且易于匹配。在对二极管结构分析与建模的基础上,利用射频电路仿真软件ADS及电磁场仿真软件HFSS对混频器电路及结构进行整体优化设计,得到理想情况下单边带变频损耗最小值6 dB,三分贝带宽大于30 GHz,所需本振驱动功率3.8 mW。仿真结果表明,该电路拓扑结构适用于采用反向并联肖特基二极管对实现次谐波混频器设计。     

330 GHz单片集成分谐波混频器

根据反向并联二极管的外围结构和材料构成,以四端口S参数包的形式建立了二极管结外围无源结构的三维电磁模型,与非线性仿真软件中的肖特基结模型结合起来建立太赫兹二极管对的完整模型,这样的处理方法提高了计算机仿真的准确性。分谐波混频电路制作在12m厚度的砷化镓基片上,单片电路悬置安装在本振和射频中间剖开的减高波导腔体内。在本振5 mW功率注入时混频单片在330 GHz的频带范围内最小插损为10 dB。因为单片集成电路以四个梁式引线与波导外壁柔性连接,一端固定在波导壁上,混频单片电路能够释放腔体随温度变化而产生的机械应力。     

基于GaAs肖特基二极管的330GHz接收前端技术研究

基于GaAs肖特基二极管,设计实现了310~330 GHz的接收机前端.接收机采用330 GHz分谐波混频器作为第一级电路,为降低混频器变频损耗,提高接收机灵敏度,分析讨论了反向并联混频二极管空气桥寄生电感和互感,采用去嵌入阻抗计算方法,提取了二极管的射频、本振和中频端口阻抗,实现了混频器的优化设计,提高了变频损耗仿真精度.接收机的165 GHz本振源由×6×2倍频链实现,其中六倍频采用商用有源器件,二倍频则采用GaAs肖特基二极管实现,其被反向串联安装于悬置线上,实现了偶次平衡式倍频,所设计的倍频链在165 GHz处输出约10 dBm的功率,用以驱动330 GHz接收前端混频器.接收机第二级电路采用中频低噪声放大器,以降低系统总的噪声系数.在310~330 GHz范围内,测得接收机噪声系数小于10.5 dB,在325 GHz处测得最小噪声系数为8.5 dB,系统增益为(31±1)dB.