一种基于FDDA的全差分Sallen-key低通滤波器

在传统Sallen-key低通滤波器的基础上,利用一个全差动差分放大器(FDDA),设计了一种新型的全差分Sallen-key低通滤波器。该滤波器能有效抑制共模噪声,大幅减少功耗。电路参数取决于电容之比和电阻之比,具有较高的精度。截止频率和品质因数独立可调,易于分析和设计。电路结构简单,通带增益范围广,无源灵敏度较低。相比传统的两个单端Sallen-key滤波器,该滤波器降低功耗达50%以上。采用0.18 μm CMOS工艺进行设计,电源电压为3.3 V。仿真结果表明,功耗仅为532 μW。在1 kHz频率下,输入参考噪声为542.9 nV·Hz-1/2。     

关于差分放大器的几点讨论

差分放大器在电子线路中有着广泛的应用,在模拟电子技术的教学中是重要内容之一。提出了差分放大器除了在直耦放大器中克服零点漂移外,其设置的目地是可以对2个输入端的差进行放大,同时对在非对称下情况如何减少失调电压及共模电压的范围做了详细的介绍,这些对于教学和电路设计及电路的合理应用却是非常重要的。     

一种降低高频噪声的前置全差分运算放大器

提出了一种降低高频噪声的前置全差分放大器.运放内部采用了两组偏置电路,一组用于单位增益缓冲器电路,一组用于放大电路.为了确保电路稳定性又不增加设计难度,将单位增益缓冲器电路与共模反馈回路结合起来.设计采用HHNEC 0.18μm BCD工艺,Cadence Spectre仿真表明,正常工作时共模反馈的环路增益84.93dB,单位增益带宽9.52MHz,相位裕度67.62°;启动时单位增益缓冲器电路的环路增益85.18dB,单位增益带宽8.93MHz,相位裕度67.2°;关断时,单位增益缓冲器电路的环路增益63.26dB,单位增益带宽2.28MHz,相位裕度88.66°.实测表明,设计降低了D类音频功放在开启和关断时的噪声.     

不同差分放大器之间的区别

来自ADI公司的电话记录中奇怪但真实的故事。问题:为什么驱动ADC的差分放大器的实际输出电压与我们所预期的不一样?回答:这可能与您选择的差分放大器的类型有关。当我们检查客户的原理图时,常常发现放大器所呈现的性能实际上与客户的设计是一致的,问题仅在于对差分放大器不够熟悉。     

一种适用于D类音频功放的全差分运算放大器

介绍了一种应用于超低EMI无滤波D类音频功放的全差分运算放大器结构,可构成积分器,起滤除高次谐波的作用。该运算放大器采用两级结构来获得高增益,第一级为折叠共源共栅,偏置电路采用反馈结构,给整个运算放大器提供偏置电流,从而提高电路的电源抑制比;采用伪AB类输出级提高运放的瞬态响应,稳定运放输出。仿真结果表明,该电路具有良好的性能:增益为113dB,相位裕度为67°;单位增益带宽为1.9MHz,共模抑制比为160dB,电源抑制比为82.7dB;共模反馈环路增益为120dB,相位裕度为62°。     

一种高共模抑制比轨到轨全差分运算放大器

针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC) 0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz^1/2@100 kHz。     

可测量高电压的差分放大器

图1示出了两种测量大信号的方法。第一种方法采用一个两电阻分压器和一个输出缓冲器．第二种方法采用一个衰减反相器和一个高电压输入电阻器。这两种方法都会引入线性测量误差．因为只有一个电阻器消耗功率．从而导致其自热及阻值相应改变。另外．放大器及其余的电阻器也会引入偏移电流、偏移电压、CMRR（共模抑制比）效应、增益误差以及飘移．从而会极大地降低系统整体性能。     

单级高增益满摆幅差分放大器的设计

在分析了传统共源共栅差分放大器优缺点的基础上,给出了一种单级高增益、满摆幅差分放大器的设计方案。该方案采用Hynix 0．5μm标准CMOS工艺,Hspice仿真结果表明,当电源为±3V,输入共模电压满摆幅变化时,该放大器的开环直流增益可以保持在80dB恒定不变,因而可为模拟电路提供一个高放大倍数、高精度且稳定输出的放大器。     

双通道差分放大器以低成本提供更高的系统性能和信道密度

AD8270是双通道、引脚可编程的、内置增益设置电阻的差分放大器，它具备优异的直流和交流特性。该器件具有10MHz的带宽和30V／μs的压摆率，使之适合于各种现代的应用，如高速工业控制测量和需要高带宽和高信噪比的多通道系统。     

0.6μm CMOS工艺全差分运算放大器的设计

介绍了一种全差分的套筒式折叠共源共栅运算放大器的设计结构,并采用HSPICE软件对电路设计进行了仿真。仿真结果表明,此运放的开环直流增益为80dB,相位裕度为80°,单位增益带宽为74MHz,具有较高的增益,而且功耗小于2mW。     

双通道差分放大器以低成本提供更高的系统性能和信道密度

AD8211（单）和AD8213（双）精密电流检测放大器有20V／V系统增益，在-40℃到＋125℃的工业温度范围内有最大0.5％的增益误差。缓冲的输出可与转换器直接接口。采用5V电源供电，可接受共模电压为-2V至65V。因为其独特的电路结构，在0mV与250mV的整个差分输入范围，可以不受共模电压的影响而维持线性输出。     

高速差分ADC驱动放大器AD8137及其应用

AD8137是ADI公司推出的轨对轨输出低成本全差分高速放大器，它具有低噪声、低失真和宽动态范围，可用于驱动12位ADC，非常适用于要求低成本和低功耗的系统。AD8137采用ADI公司新一代的XFCB双极型制造工艺，内部的共模反馈结构使之可以通过施加于一个引脚上的电压来控制其输出的共模电压。AD8137内部的反馈环可实现平衡输出，同时还可以抑制偶次谐波失真。利用AD8137很容易实现全差分和单端一差分结构，在典型连接下，     

一种低电压CMOS折叠-共源共栅跨导运算放大器的设计

设计了一种全差分折叠-共源共栅跨导运算放大器,并将其应用于80 MHz开关电容带通Δ-Σ A/D转换器中.该跨导运算放大器采用0.35 μm CMOS N阱工艺实现,工作于2.5 V电源电压.模拟结果表明,该电路的动态范围为80 dB、直流增益63.4 dB、单位增益带宽424 MHz;在最大输出摆幅、建立精度为0.1%时,建立时间为7.5 ns,而功耗仅为7.5 mW.     

用于高精度A/D转换器的低功耗OTA设计

设计了一种用于高精度A/D转换器的低功耗跨导运算放大器(OTA)电路。采用全差分两级运放结构、推挽式输出及开关电容共模反馈电路。设计基于SIMC 0.18μm CMOS混合信号工艺,工作电压为1.8V。用Cadence/Spectre仿真器进行仿真,结果表明,负载为2pF时,OTA直流开环增益为63.4dB,单位增益带宽206MHz,相位裕度67°,压摆率75V/μs,功耗650μW。适用于高精度A/D转换器及其他便携式多媒体设备的低压低功耗应用。     

一种高CMRR和PSRR的共源共栅放大器

针对传统运算放大器共模抑制比和电源抑制比低的问题,设计了一种差分输入结构的折叠式共源共栅放大器。本设计采用两级结构,第一级为差分结构的折叠式共源共栅放大器,并采用MOS管作为电阻,进一步提高增益、共模抑制比和电源电压抑制比;第二级采用以NMOS为负载的共源放大器结构,提高增益和输出摆幅。基于LITE—ON40V1．0μm工艺,采用Spectre对电路进行仿真。仿真结果表明,电路交流增益为125．8dB,相位裕度为62.8°,共模抑制比140．9dB,电源电压抑制比125．5dB。     

高频下保持高输出阻抗的双极电流源

基于仪器和运算放大器的传统电流源和电压/电流转换器在低频下提供很高的输出阻抗,这是因为放大器具有良好的低频CMRR(共模抑制比)。在较高频率下,降低的CMRR、固有的输出电容、转换率的局限性阻止了高质量电流源的实现。     

具差分输出采样和时钟同步的24V、15A单片同步降压型稳压器

加利福尼亚州米尔皮塔斯（MILPITAS,CA）凌力尔特公司（Linear Technology Corporation）推出高频、接通时间受控的同步降压型DC/DC转换器LTC3613,该器件具差分输出电压采样和时钟同步。受控的接通时间和谷值电流模式架构在瞬态事件时可通过提高工作频率以实现非常快速的瞬态响应,从而允许LTC3613仅在几个时钟周期内就可从大的负载步进中恢复。     

一种高精度双极型采样保持放大器的设计

设计了一种高精度采样保持放大器.采用6 μm高压双极工艺,优化了电路输入结构,弥补了实际工艺制作中因输入晶体管及偏置电阻不能完全匹配所带来的输出误差.测试结果显示,该放大器能在6 μs的时间内完成采样,可满足12位A/D转换器的精度要求.