共查询到20条相似文献，搜索用时 62 毫秒
1.
2.
对四层叠层CSP（SCSP）芯片封装器件,采用正交试验设计与有限元分析相结合的方法研究了芯片和粘结剂——8个封装组件的厚度变化在热循环测试中对芯片上最大热应力的影响．利用极差分析找出主要影响因子并对封装结构进行优化。根据有限元模拟所得结果．确定了一组优选封装结构,其Von Mises应力值明显比其它组低,提高封装器件的可靠性。 相似文献
3.
BGA封装在电子元器件中的互连、信息传输等方面起着重要作用,研究封装元件的可靠性以及内部焊点在高温、高湿、高压等极限条件下的稳定性显得尤为重要。基于Anand模型分析了封装元件在热冲击下的塑性变形和应力分布,同时对不同空间位置焊点的最大应力与主要失效位置进行了对比,并运用Darveaux模型计算出焊点最危险单元的裂纹萌生、裂纹扩展速率和疲劳寿命。结果表明,在热冲击极限载荷下,封装元件的温度呈现对称分布,表面温度与内部温度差较大,约为15℃;最大变形为0.038 mm,最大变形位置为外侧镀膜处;最大应力为222.18 MPa,内部其余部分的应力值为20 MPa左右。对于内部焊点,最大应力为19.02 MPa (250 s),应力最大位置在锡球下方边缘,预估其疲劳寿命为6.29天。 相似文献
4.
5.
6.
7.
叠层芯片封装技术,简称3D,是指在不改变封装体外型尺寸的前提下,在同一个封装体内于垂直方向叠放两个以上的芯片的封装技术,它起源于快闪存储器(NOR/NAND)及SDRAM的叠层封装。叠层芯片封装技术具有大容量、多功能、小尺寸、低成本的特点,2006年以来3D技术逐渐成为主流。随着NAND快闪存储器市场的高速增长及3D技术的兴起,加之TSOP封装成本低、柔韧性强,所以TSOP封装得以重新焕发生机。 相似文献
8.
采用通用有限元软件MSC.Marc,模拟分析了一种典型的多层超薄芯片叠层封装器件在经历回流焊载荷后的热应力及翘曲分布情况,研究了部分零件厚度变化对器件中叠层超薄芯片翘曲、热应力的影响。结果表明:在整个封装体中,热应力最大值(116.2 MPa)出现在最底层无源超薄芯片上,结构翘曲最大值(0.028 26 mm)发生于模塑封上部边角处。适当增大模塑封或底层无源芯片的厚度或减小底充胶的厚度可以减小叠层超薄芯片组的翘曲值;适当增大底层无源超薄芯片的厚度(例如0.01 mm),可以明显减小其本身的应力值10 MPa以上。 相似文献
9.
10.
11.
12.
13.
14.
焊点疲劳寿命的量化评价方法及其影响因素 总被引：1，自引：0，他引：1
焊点蠕变疲劳是电子产品破坏中一种最主要的形式,对焊点疲劳寿命的量化评价是电子产品可靠性分析中的关键环节。总结了IPC标准中的焊点蠕变疲劳模型,然后利用实例说明了如何在实际使用中对焊点寿命进行分析和预计,最后重点讨论了模型中的6个相关参数对焊点疲劳寿命及参数设计优化所带来的影响。分析表明,当有、无引脚器件的焊点间距分别大于1.143 0与0.063 5 cm时,器件的疲劳寿命均随引脚间距变大而急剧减小;此外,热失配仍然是影响焊点疲劳寿命的主要因素。 相似文献
15.
为获得印制电路板组件(PCBA)的板厚、芯片布局等结构参数和随机振动谱型(功率谱密度,PSD)变化对球栅阵列(BGA)封装芯片焊点振动疲劳寿命的影响,利用HYPERMESH软件建立了带BGA封装芯片的PCBA三维有限元网格模型,并采用ANSYS软件对PCBA有限元模型进行了随机振动响应分析。结果表明,随着PCB厚度增加,BGA焊点振动疲劳寿命呈现明显提升的趋势,当PCB厚度由1.2 mm增加到2.2 mm时,BGA焊点振动疲劳寿命N由45363大幅增加到557386;合理的芯片安装间距能够明显增加焊点振动疲劳寿命,特别是当芯片安装在靠近固定约束并处于两个约束对称中间位置时;当PCBA的第一阶固有频率位于随机振动谱最大幅值对应的频率区间时,BGA焊点的振动疲劳寿命会明显降低。 相似文献
16.
倒装焊复合SnPb焊点应变应力分析 总被引：1，自引：1，他引：1
近年来,在微电子工业中,轻、薄、短、小是目前电子封装技术发展的趋势。因此,倒装焊技术应用越来越广,而焊点的可靠性在倒装焊技术中变得越来越重要。采用有限元软件,模拟、分析了焊点高度和下填料对焊点在热载荷作用下的应力应变值。 相似文献
17.
18.
对板上倒装芯片底充胶进行吸湿实验,并结合有限元分析软件研究了底充胶在湿敏感元件实验标准MSL—1条件下吸湿和热循环阶段的解吸附过程,测定了湿热环境对Sn3.8Ag0.7Cu焊料焊点可靠性的影响,并用蠕变变形预测了无铅焊点的疲劳寿命。结果表明:在湿热环境下,底充胶材料内部残留的湿气提高了焊点的应力水平。当分别采用累积蠕变应变和累积蠕变应变能量密度寿命预测模型时,无铅焊点的寿命只有1740和1866次循环周期。 相似文献
19.
20.
P. T. Vianco S. N. Burchett M. K. Neilsen J. A. Rejent D. R. Frear 《Journal of Electronic Materials》1999,28(11):1290-1298
An expression for the coarsening rate of the Pb-rich phase particles was determined through isothermal aging experiments and
comparative literature data as:
where λo and λ are the initial and final mean Pb-rich particle diameters, respectively (mm); T is temperature (°K); t is time (s);
and dγ/dt is the strain rate (s−1). The phase coarsening behavior showed good agreement with previous literature data from isothermal aging experiments. The
power-law exponent, p, for the Pb-rich phase size coarsening kinetics:
increased from a value of 3.3 at the low aging temperature regime (70–100°C) to a value of 5.1 at the high temperature regime
(135–170°C), suggesting that the number of short-circuit diffusion paths had increased with further aging. This expression
provides an important basis for the microstructurally-based, constitutive equation used in the visco-plastic model for TMF
in Sn-Pb solder. The revised visco-plastic model was exercised using a through-hole solder joint configuration. Initial data
indicate a satisfactory compatibility between the coarsening expression and the constitutive equation. 相似文献