宽带数字下变频的一种高效实现结构

宽带数字接收系统要以大的调谐带宽截获窄带信号,要求数字下变频器具有高的数据率和快的调谐时间,现有的商用数字下变频器不能满足这些要求。本文提出一种高效实现结构,综合利用DFT滤波器的灵活性和多相滤波的高效性,按照先抽取数据,再低通滤波、混频的顺序,较好地解决了硬件速度和高速数据流不匹配的问题。计算机模拟结果证明了处理结构的有效性。     

宽带数字下变频器的FPGA实现

为了解决宽带数字接收机中高速采样器数据速率与现有DSP器件处理能力之间的失配问题,提出了一种基于多相滤波的宽带正交数字下变频器的解决方案。利用FPGA具有并行高速计算的能力,适合多相滤波技术,并行多路正交数字下变频。结合FPGA处理的特点优化了设计,节省了FPGA消耗的资源。经过理论分析和工程实践,验证了该方案设计的合理性和正确性,以及实现的可行性和有效性。     

短波宽带数字下变频设计与仿真

针对短波宽带高速业务传输需求,设计了一种基于射频直接采样的短波宽带数字下变频结构,信道带宽扩展至24 kHz。首先给出了总体设计结构指标分析;其次对级联积分梳状（Cascaded Integrator-Comb,CIC）滤波器、CIC补偿和有限长脉冲响应（Infinite Impulse Response,FIR）滤波器进行了设计,并探讨了各级滤波器的多相实现结构;最后结合单音和多音信号进行了仿真与分析,验证了设计的可行性。结果表明,该设计整体通带波动和阻带衰减等指标均达到要求,并且多相结构可显著减少运算量,达到节省硬件资源的目的。     

基于FPGA的超宽带数字下变频设计

本文介绍了基于FPGA、以并行多相滤波结构为算法基础的超宽带数字下变频技术。设计过程包括高速AD信号降速预处理,应用SysGen开发环境完成的数字混频、多相滤波和数据抽取,并通过仿真验证了算法的可行性。     

宽带分数抽取数字下变频设计

在雷达宽带接收系统中,数字中频接收采样率的选择要受限于射频系统的整体设计架构,信号处理系统需要的基带信号数据率可能无法通过对采样信号进行整数抽取获得。针对宽带系统采样率高、数字下变频采用并行多相滤波算法结构、基带信号由多个并行支路组成的特点,以及FPGA处理速率的限制,宽带信号分数抽取运算通常只能采用并行多相方式实现。在宽带数字下变频并行多路基带信号的基础上,通过并行多相内插滤波和并行多相抽取滤波算法,不需要提高FPGA的处理时钟,实现对大带宽信号的分数抽取运算。     

数字下变频的FPGA实现

介绍了数字下变频的组成结构,并通过一个具体的实例,给出了FPGA实现的具体过程。     

基于FPGA的宽带信号数字下变频设计与实现

为了实现机载雷达数据记录仪对宽带雷达回波信号的实时存储,提出了一种基于FPGA的宽带中频信号数字下变频结构。讨论了多相滤波正交化和分布式算法的基本原理,给出了宽带中频信号数字下变频的实现方案,重点对结构中正交化和抽取滤波两个模块进行了分析设计。Matlab仿真结果和FPGA仿真结果表明：该宽带中频信号数字下变频结构具有...     

一种宽带信号数字下变频的实现方法

在宽带、超宽带应用中,单一信号带宽达几百兆赫兹;或者在不同中频同时调制多个信号产生的宽带信号也达数百兆赫兹,用常规的数字下变频方法很难实现。文章提出了一种基于DFT滤波器组的高效数字下变频结构,分析了该解调算法的特点和实现性能。对已知信号带宽和中频的宽带信号,对比了DFT滤波器组和多相分解算法的性能。对信号带宽和中频均在变化的信号,给出了实现思路。最后,给出了该DFT滤波器组的硬件实现方案。     

基于FPGA的数字上／下变频SOPC的设计与实现

在宽带中频软件无线电通信系统中，数字上变频（DUC）及下变频（DDC）是其核心技术之一。本文介绍了数字上／下变频的原理，给出了一种基于现场可编程逻辑器件（FPGA）的数字上／下变频片上可编程系统（SOPC）的设计方案，并重点讨论了有限冲击响应（FIR）滤波器的设计、内插器和抽取器的实时处理结构一多相滤波器结构以及数控振荡器（NCO）的实现。在Xilinx公司的FPGA集成开发软件ISE7．1中编写了相应的通信程序，并对整个系统进行了实验验证。结果表明系统稳定可靠，方案是可行的。     

多相滤波在宽带数字下变频中的应用

提出了一种基于多相滤波的宽带数字下变频技术.从传统数字下变频出发,讨论了该结构的基本原理及FPGA实现方案.计算机仿真结果和FPGA仿真结果表明,多相滤波的宽带数字下变频技术是可行的,该结构的输出数据率稳定,硬件可实现性高.     

基于FPGA的DDC中CIC滤波器的设计

文中基于多速率数字信号处理原理,设计了用于数字下变频技术的CIC抽取滤波器.通过分析CIC滤波器的原理及性能参数.利用MATLAB设计了符合系统要求的CIC滤波器,并通过FPGA实现了CIC滤波器的设计.     

接收相干处理及其FPGA实现

接收相干处理是消除和减小发射机不稳定影响的有效方法之一。本文首先介绍了相干接收的基本原理，说明能消除和减小发射脉冲的不稳定因素的影响，然后介绍应用FPGA实现数字相干处理。最后给出仿真和实测数据，本设计具有工程实用性。     

基于Matlab设计信号处理FPGA模块

介绍了利用XilinX System Generator软件在Matlab语言下进行信号处理模块的FPGA开发.阐述了该系统的功能和应用场合,详细分析了数字脉压模块的设计,并给出了设计数字脉压模块各原理框图及相关知识点,最后通过实验给出了相关测试结果和综合的结果.     

数字下变频技术的改进与FPGA实现

数字下变频(DDC)是软件无线电系统的关键技术之一,可将高频数据流信号变成低频数据流信号,以适宜于后端数字信号处理器设备实时处理.分析了下变频器的各个组成模块:数字振荡控制器(NCO)、级联积分梳妆(CIC)滤波器、有限长单位冲激响应(HR)滤波器.并在此基础上对各个模块提出改进方式,给出了一种改进型基于FPGA的数字下变频的设计方案,实验结果表明,改进型数字下变频技术可减少对FPGA内部逻辑资源的消耗,具有可用性和实用性.     

软件数字下变频的实现与算法分析

数字下变频（ＤＤＣ）技术将宽带大数据流信号变成窄带低数据流信号,以便ＤＳＰ实时处理。本文在分析数字下变频的基本模型基础上,提出了软件数字下变频的一种实现方案,给出了相应的算法和算法分析,以及在数字接收机中的应用。软件数字下变频比常规ＤＤＣ专用芯片有更大的灵活性、适应性和更高的处理中频。     

基于FPGA的雷达信号处理板设计与实现

基于CPCI总线,使用FPGA实现了雷达信号处理板的设计与实现。实现数字下变频,大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果,测试结果满足系统要求。     

DVB-T中多速率DDC的设计与FPGA实现

针对DVB-T标准ETSI EN 300 744 V1.5.1,设计了可用于DVB-T接收整机的多速率DDC模块,并在FPGA中仿真实现.在复用数字振荡混频模块的基础上,根据输入信号的不同带宽(6M/8MHz)选择不同的抽取滤波器组完成抽取因子为3或4的多速率处理任务,利用两级半带滤波器(HBF)级联完成4倍抽取滤波,单级奈奎斯特滤波器完成3倍抽取滤波.     

基于FPGA的ADS-B信号解码的设计

文章介绍了基于1090ES数据链技术的广播式自动相关监视设备(ADS-B)的解码流程;给出了FPGA和DSP信息提取的实现方案。通过ADS-B标准解码方式,文章采用Verilog编程语言和C语言完成了其各个功能模块的设计。实验结果表明,该方案可以实现ADS-B信号信息的提取,并可以提取ADS-B信号所包含的信息。     

数字PID控制器的FPGA实现及软硬件协同仿真

分析了PID控制算法的特点，引入FPGA来实现数字PID控制器。在系统仿真中，使用了Modelsim的全新组件Link for Modelsim，打破了软硬件间的屏障，大大加快了系统的功能验证。仿真结果证明了设计方案的正确性。     

变带宽宽带数字下变频器的设计及其FPGA实现

针对宽带数字接收系统要求处理带宽可变和高度抑制干扰的特点,从传统的基于多相结构的宽带DDC出发,引入窄带DDC中整形滤波的概念,设计了带宽可变、阻带抑制高的变带宽宽带DDC,且在FPGA上实现并验证了其设计的有效性。